Pat
J-GLOBAL ID：200903061408948473

薄膜デバイス及びその製造方法

Inventor：
竹知 和重

About 竹知 和重

, 
中田 充

About 中田 充


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社

, 
NEC液晶テクノロジー株式会社

About NEC液晶テクノロジー株式会社


Agent (1)： 天野 広
Gazette classification：公開公報
Application number (International application number)：2006217272
Publication number (International publication number)：2008042088
Application date： Aug. 09, 2006
Publication date： Feb. 21, 2008
Summary：
【課題】 酸化物半導体膜を用いた従来の薄膜トランジスタでは、半導体膜や半導体膜と絶縁膜との界面における酸素空孔欠陥の制御ができておらず、薄膜トランジスタの電気特性の再現性・信頼性が低かった。【解決手段】 薄膜トランジスタ100の構造に応じて、酸化物半導体膜14と絶縁膜12,18の成膜の間に、大気に曝すことなく連続して酸化性処理(プラズマ処理など)131,132を施す。酸化物半導体膜14や絶縁膜12,18、あるいはこれらの界面における酸素空孔起因の欠陥(過剰電子ドナーを生成する欠陥)を制御できる。欠陥が不要な箇所では積極的に抑制することにより、ドレイン電流の良好なオンオフ比を有し且つ再現性・信頼性に優れた薄膜トランジスタ100の特性を実現する。【選択図】 図8
Claim (excerpt)：
第1絶縁体と酸化物半導体膜と第2絶縁体とをこの順に有する積層構造を備え、前記酸化物半導体膜により活性層が構成された薄膜デバイスにおいて、 前記酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、前記第2絶縁体との界面に位置する部分である第2界面層と、のうちの少なくとも何れか一方の酸素空孔密度が、前記酸化物半導体膜において前記第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さいことを特徴とする薄膜デバイス。
IPC (3)：
H01L 29/786 ,  H01L 21/20 ,  H01L 21/336
FI (4)：
H01L29/78 618B ,  H01L29/78 618G ,  H01L21/20 ,  H01L29/78 627B
F-Term (58)：
5F110AA05 ,  5F110AA16 ,  5F110AA26 ,  5F110BB01 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD14 ,  5F110DD25 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF09 ,  5F110FF28 ,  5F110FF36 ,  5F110GG04 ,  5F110GG13 ,  5F110GG15 ,  5F110GG19 ,  5F110GG25 ,  5F110GG33 ,  5F110GG34 ,  5F110GG36 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG58 ,  5F110HK04 ,  5F110HK42 ,  5F110HL03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN34 ,  5F110PP03 ,  5F110PP04 ,  5F110QQ09 ,  5F152AA12 ,  5F152BB03 ,  5F152CC02 ,  5F152CC20 ,  5F152CD12 ,  5F152CD14 ,  5F152CD15 ,  5F152CD17 ,  5F152CE01 ,  5F152CE12 ,  5F152CE16 ,  5F152CE24 ,  5F152FF03 ,  5F152FF20 ,  5F152FF21 ,  5F152FF28
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM