Pat
J-GLOBAL ID：200903054283870470

半導体素子のキャパシタ製造方法

Inventor：
金 京 民

About 金 京 民

, 
宋 翰 相

About 宋 翰 相

, 
金 東 俊

About 金 東 俊


Applicant, Patent owner：
株式会社ハイニックスセミコンダクター

About 株式会社ハイニックスセミコンダクター


Agent (1)： 中川 周吉 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001090328
Publication number (International publication number)：2002026273
Application date： Mar. 27, 2001
Publication date： Jan. 25, 2002
Summary：
【要約】【課題】 Ru膜を下部電極として形成するとき表面粗さを改善してキャパシタの電気的特性を向上させることができる半導体素子のキャパシタ製造方法を提供すること。【解決手段】 本発明に係る半導体素子のキャパシタ製造方法は、所定の構造が形成された半導体基板上に第1Ru膜を蒸着する段階と、Ar及びH2の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa2O5膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。
Claim (excerpt)：
所定の構造が形成された半導体基板上に第1Ru膜を蒸着する段階と、Ar及びH2の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa2O5膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (7)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/316 ,  H01L 27/108 ,  H01L 21/8242
FI (5)：
H01L 21/285 C ,  H01L 21/285 301 Z ,  H01L 21/316 X ,  H01L 27/04 C ,  H01L 27/10 621 C
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM