Pat

J-GLOBAL ID：200903054431568690

半導体基板および半導体基板の製造方法

Inventor： 高田 朋幸 ,  山中 貞則 ,  秦 雅彦 ,  山本 武継 ,  和田 一実
Applicant, Patent owner： 住友化学株式会社 ,  国立大学法人 東京大学
Agent (1)： 林 茂則
Gazette classification：公開公報
Application number (International application number)：2008334962
Publication number (International publication number)：2009177169
Application date： Dec. 26, 2008
Publication date： Aug. 06, 2009
Summary：

【課題】安価な、また、放熱特性に優れたSi基板を用いて、良質なGaAs系の結晶薄膜を得る。【解決手段】単結晶Siの基板と、基板の上に形成され、開口領域を有する絶縁層と、開口領域の基板上にエピタキシャル成長されたGe層と、Ge層の上にエピタキシャル成長されたGaAs層と、を備え、Ge層は、超高真空の減圧状態にできるCVD反応室に基板を導入し、原料ガスを熱分解できる第1温度で第1のエピタキシャル成長を実施し、第1温度より高い第2温度で第2のエピタキシャル成長を実施し、第1および第2のエピタキシャル成長を実施したエピタキシャル層をGeの融点に達しない第3温度で第1のアニールを実施し、第3温度より低い第4温度で第2のアニールを実施して形成された半導体基板を提供する。【選択図】図1

Claim (excerpt)：

単結晶Siの基板と、 前記基板の上に形成され、開口領域を有する絶縁層と、 前記開口領域の前記基板上にエピタキシャル成長されたGe層と、 前記Ge層の上にエピタキシャル成長されたGaAs層と、 を備え、 前記Ge層は、超高真空の減圧状態にできるCVD反応室に前記基板を導入し、原料ガスを熱分解できる第1温度で第1のエピタキシャル成長を実施し、前記第1温度より高い第2温度で第2のエピタキシャル成長を実施し、前記第1および第2のエピタキシャル成長を実施したエピタキシャル層をGeの融点に達しない第3温度で第1のアニールを実施し、前記第3温度より低い第4温度で第2のアニールを実施して形成された半導体基板。

IPC (8)：

H01L 21/20 ,  H01L 21/322 ,  H01L 21/331 ,  H01L 29/737 ,  H01L 21/205 ,  H01L 21/324 ,  H01L 21/822 ,  H01L 27/082

FI (6)：

H01L21/20 ,  H01L21/322 G ,  H01L29/72 H ,  H01L21/205 ,  H01L21/324 X ,  H01L27/08 101B

F-Term (58)：

5F003AZ01 ,  5F003BA23 ,  5F003BA92 ,  5F003BB01 ,  5F003BB90 ,  5F003BC01 ,  5F003BC90 ,  5F003BE01 ,  5F003BE90 ,  5F003BF06 ,  5F003BJ06 ,  5F003BM02 ,  5F003BM03 ,  5F003BP31 ,  5F003BP32 ,  5F045AA06 ,  5F045AB05 ,  5F045AB10 ,  5F045AC01 ,  5F045AC08 ,  5F045AC13 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AF02 ,  5F045AF03 ,  5F045AF20 ,  5F045BB12 ,  5F045CA02 ,  5F045DA53 ,  5F045GB19 ,  5F045HA16 ,  5F082AA40 ,  5F082BA26 ,  5F082BA31 ,  5F082BA35 ,  5F082BC03 ,  5F082CA01 ,  5F082CA02 ,  5F082CA03 ,  5F082CA06 ,  5F082EA22 ,  5F082EA23 ,  5F082EA45 ,  5F152LL03 ,  5F152LL05 ,  5F152LN03 ,  5F152LN05 ,  5F152LN21 ,  5F152LN32 ,  5F152MM07 ,  5F152NN03 ,  5F152NN27 ,  5F152NP04 ,  5F152NP13 ,  5F152NQ05 ,  5F152NQ06 ,  5F152NQ17

Patent cited by the Patent：

Cited by examiner (10)

• 特開昭61-135115
  
• 特開昭61-094318
  
• 化合物半導体の結晶成長方法
  Gazette classification：公開公報   Application number：特願平7-123259   Applicant：松下電工株式会社
• ヘテロエピタキシャル成長方法
  Gazette classification：公開公報   Application number：特願平5-083913   Applicant：富士通株式会社
• GaAs層の表面安定化方法、GaAs半導体装置の製造方法および半導体層の形成方法
  Gazette classification：公開公報   Application number：特願平9-046378   Applicant：住友電気工業株式会社
• 化合物半導体結晶層の成長方法
  Gazette classification：公開公報   Application number：特願平6-115168   Applicant：富士通株式会社
• シリコン基板上の化合物半導体の成長方法
  Gazette classification：公開公報   Application number：特願平5-343790   Applicant：新日本製鐵株式会社
• 化合物半導体薄膜の成長方法
  Gazette classification：公開公報   Application number：特願平4-170604   Applicant：富士通株式会社
• 特開平2-033917
  
• 粗面度が小さい半導体合金、およびその製造方法
  Gazette classification：公開公報   Application number：特願2004-365273   Applicant：インターナショナルレクティファイアーコーポレイション

Article cited by the Patent：

Cited by examiner (1)

• "High-quality Ge epilayers on Si with low threading-dislocation densities"