Pat
J-GLOBAL ID:200903054539916570

重ね合わせマークおよびこの重ね合わせマークを使用した半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮田 金雄 (外2名)
Gazette classification:公開公報
Application number (International application number):1997221484
Publication number (International publication number):1999067631
Application date: Aug. 18, 1997
Publication date: Mar. 09, 1999
Summary:
【要約】【課題】 実際のパターンと重ね合わせ検査マークとで投影光学系の収差によるパターンの位置ズレが起こり高精度の重ね合わせができないという問題があった。【解決手段】 デバイスパターンと同じパターン幅5,6、同じピッチ7、同じパターン間隔8を有するように重ね合わせ検査マークを形成する。【効果】 実際のデバイスパターンと重ね合わせ検査マークとが投影光学系から受ける収差の影響が同じとなり重ね合わせズレ量の測定精度が向上し、高精度のパターンの重ね合わせを行える。
Claim (excerpt):
デバイスパターンの重ね合わせ工程を複数回行う際の上記各工程に用いられる重ね合わせマークにおいて、上記デバイスパターンのうち最も重ね合わせ余裕の少ないパターン部分と同じパターン幅、パターン間隔、ピッチで形成されたパターンを備えたことを特徴とする重ね合わせマーク。
FI (2):
H01L 21/30 506 A ,  H01L 21/30 507 R
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page