Pat

J-GLOBAL ID：200903054627021540

デュアルゲートCMOS素子用の窒素注入された極めて薄いゲート酸化物の形成方法

Inventor： ヨシ オーノ ,  ヤンジュン マー
Applicant, Patent owner： シャープ株式会社 ,  シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1998368058
Publication number (International publication number)：1999317461
Application date： Dec. 24, 1998
Publication date： Nov. 16, 1999
Summary：

【要約】【課題】 半導体素子において、素子の信頼性およびポリシリコン層の所望の特性を維持しながら、ゲート酸化物へのボロンの拡散を防ぐ。【解決手段】 半導体素子中に、窒素注入されたゲート酸化物を形成する方法は、シリコン基板を準備する工程と、準備した基板上に酸化物層を形成する工程と、N-またはN2-イオンをプラズマイオン注入装置内で酸化物層に注入する工程とを含む。

Claim (excerpt)：

半導体素子中に、窒素注入されたゲート酸化物を形成する方法であって、シリコン基板を準備する工程と、1.0nmと10nmとの間の厚さを有する酸化物層を該準備された基板上に形成する工程と、プラズマイオン注入装置(plasma immersion ion implantation apparatus)内で該酸化物層へN-イオンを注入する工程であって、該注入工程がN-イオンを0.1keVと2.0keVとの間のエネルギーおよび1×1013cm-2と1×1016cm-2との間のドーズ量で注入することを含む工程と、該半導体素子の形成を完成する工程と、を含む方法。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 29/78

FI (3)：

H01L 27/08 321 D ,  H01L 21/265 Y ,  H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-155957   Applicant：三洋電機株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-294094   Applicant：川崎製鉄株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-221462   Applicant：富士通株式会社
• 特開平1-243359