Pat
J-GLOBAL ID:200903055228956605

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2002376140
Publication number (International publication number):2004207567
Application date: Dec. 26, 2002
Publication date: Jul. 22, 2004
Summary:
【課題】薄い構造のIGBTの製造において、低コストで処理過程中でのウェハ割れが抑制された方法を提供する。【解決手段】基板10にSIMOX構造を形成する工程と、バッファ層12を形成する工程と、高抵抗層13を形成する工程と、MOSゲート構造を形成する工程と、基板裏面の少なくとも一部を除去する工程とを具備する。その結果、すべてのイオン注入作業は厚いウェハの状態で行うことができる。また、他の支持基板を必要としない。【選択図】 図1
Claim (excerpt):
第1導電型の基板の第1の面から第1の深さの位置に絶縁膜を形成する工程と、 前記第1の面上に第2導電型のバッファ層を形成する工程と、 前記バッファ層上に第2導電型の高抵抗層を形成する工程と、 前記高抵抗層の表面領域にベース領域、ソース領域、及びゲート電極を含むMOSゲート構造を形成する工程と、 前記基板の前記第1の面と反対の第2の面の少なくとも一部を前記絶縁膜が露出するまで除去する工程と、 前記第2の面を除去して露出させた前記絶縁膜を除去する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (2):
H01L21/336 ,  H01L29/78
FI (3):
H01L29/78 658E ,  H01L29/78 655Z ,  H01L29/78 658G
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page