Pat
J-GLOBAL ID:200903055716477473

半導体デバイス試験装置及びそのキャリブレ-ション方法

Inventor:
Applicant, Patent owner:
Agent (1): 龍華 明裕
Gazette classification:公開公報
Application number (International application number):1999137847
Publication number (International publication number):2000199781
Application date: May. 18, 1999
Publication date: Jul. 18, 2000
Summary:
【要約】【課題】 半導体デバイスへ試験信号を与えることのできる第1端子を有するソケットと、試験信号を第1端子へ出力するドライバとを有する半導体試験装置における試験信号の出力タイミングをキャリブレーションすること。【解決手段】 半導体デバイス20の端子配列と同様の端子配列を有する試験用ボード10をソケット50に装着するステップと、ドライバ76により試験信号を生成する生成ステップと、試験用ボード10に到達した試験信号を検出する検出ステップと、検出ステップにより検出した試験信号に基づいて試験信号の出力タイミングを設定する設定ステップとを備えた。試験用ボード10における、第1端子12に接触する接触端子が、半導体デバイス20における、第1端子12に接触する接触端子と同一の入力インピーダンスを有することが好ましい。
Claim (excerpt):
半導体デバイスを装着し、前記半導体デバイスを試験するために用いる試験信号を前記半導体デバイスに与えることのできる第1端子を有するソケットと、前記試験信号を前記第1端子へ出力するドライバとを有する半導体試験装置における前記試験信号の出力タイミングをキャリブレーションするキャリブレーション方法であって、前記半導体デバイスのピン配列と同様のピン配列を有する試験用ボードを前記ソケットに装着する装着ステップと、前記ドライバにより前記試験信号を生成する生成ステップと、前記試験用ボードに到達した前記試験信号を検出する検出ステップと、前記検出ステップにより検出した前記試験信号に基づいて前記試験信号の出力タイミングを設定する設定ステップとを備えたことを特徴とするキャリブレーション方法。
IPC (5):
G01R 31/28 ,  G01R 31/02 ,  G01R 31/26 ,  G01R 31/319 ,  G01R 35/00
FI (7):
G01R 31/28 H ,  G01R 31/02 ,  G01R 31/26 J ,  G01R 35/00 L ,  G01R 31/28 M ,  G01R 31/28 P ,  G01R 31/28 R
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page