Pat
J-GLOBAL ID：200903055824673360

MOSゲート半導体デバイス

Inventor：
ティモシー ヘンソン

About ティモシー ヘンソン


Applicant, Patent owner：
インターナショナル・レクチファイヤー・コーポレーション

About インターナショナル・レクチファイヤー・コーポレーション


Agent (2)： 谷 義一 ,  阿部 和夫
Gazette classification：公開公報
Application number (International application number)：2003188294
Publication number (International publication number)：2005005655
Application date： Jun. 30, 2003
Publication date： Jan. 06, 2005
Summary：
【課題】ゲート酸化物とドレイン領域との間のオーバーラップをトレンチの深さとは独立に制御すること。【解決手段】トレンチ型MOSゲートデバイスであって、そのトレンチ10の底部に形成された高導電性領域36と、そのチャネル領域12の底部、またはその下に電界緩和領域38とを備えている。これにより、ゲート-ドレインのオーバーラップをトレンチ深さとは独立に制御でき、ゲート-ドレイン電荷(Qgd)の制御がより良好になる。また、ゲート-ドレインのオーバーラップを従来のデバイスよりも小さく形成でき、Qgdが小さくなる。さらに、絶縁破壊電圧を低下させることなくMOSFETチャネル領域を短くでき、Qgが小さくなる。【選択図】 図3
Claim (excerpt)：
第1の導電型のチャネル収容領域と、 該チャネル収容領域内に形成された第2の導電型のチャネル領域と、 前記チャネル収容領域内に形成され、間隔を置いて配置された複数のトレンチと、 該トレンチの底部に形成され、前記チャネル収容領域に隣接し、該チャネル収容領域よりも導電性が高い第1の導電型の第1の領域と、 前記トレンチに隣接して配置された前記第1の導電型の複数の導電性領域と、 前記チャネル収容領域上に形成され、前記導電性領域とオーミックコンタクトにあるコンタクト領域と を備えたことを特徴とするMOSゲート半導体デバイス。
IPC (1)：
H01L29/78
FI (4)：
H01L29/78 652J ,  H01L29/78 652C ,  H01L29/78 652H ,  H01L29/78 653A
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM