Pat
J-GLOBAL ID:200903057219158430
薄膜コンデンサ内蔵基板及びその製造法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
八木田 茂 (外3名)
Gazette classification:公開公報
Application number (International application number):1996312343
Publication number (International publication number):1998154878
Application date: Nov. 22, 1996
Publication date: Jun. 09, 1998
Summary:
【要約】【課題】基板上に、下部電極層と誘電体層と上部電極とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサ又は素子層を積層して成る薄膜コンデンサ内蔵基板において、本発明は、階層間結合用のフィルドビアの形成の際の導通不良を解決して階層間結合用のフィルドビアを確実容易に形成できるようにすることを課題としている。【解決手段】薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層を形成した後、薄膜コンデンサの電極をそれの上方に位置する別の素子層に結合するフィルドビアを形成すべき絶縁体層の部分に孔開けし、絶縁体層の滑らかな表面上にスパッタリングにより導通層を形成して絶縁体層の孔開けした部分にフィルドビアを形成する。
Claim (excerpt):
基板上に、下部電極層と誘電体層と上部電極とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサ又は素子層を積層して成る薄膜コンデンサ内蔵基板において、各薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層を形成し、絶縁体層を貫通して薄膜コンデンサの上部電極を上層にある別の薄膜コンデンサ又は素子層に結合するフィルドビアを設けたことを特徴とする薄膜コンデンサ内蔵基板。
IPC (4):
H05K 3/46
, H01G 4/33
, H01L 27/01 311
, H05K 1/16
FI (6):
H05K 3/46 Q
, H05K 3/46 E
, H05K 3/46 N
, H01L 27/01 311
, H05K 1/16 D
, H01G 4/06 102
Patent cited by the Patent:
Cited by examiner (5)
-
薄膜多層配線基板及び半導体装置
Gazette classification:公開公報
Application number:特願平6-100085
Applicant:富士通株式会社
-
キャパシタ内蔵多層配線基板とその製造方法
Gazette classification:公開公報
Application number:特願平5-196788
Applicant:日本特殊陶業株式会社
-
回路基板
Gazette classification:公開公報
Application number:特願平4-291298
Applicant:京セラ株式会社
-
特開昭57-112068
-
複合多層回路基板
Gazette classification:公開公報
Application number:特願平3-301107
Applicant:株式会社住友金属セラミツクス
Show all
Return to Previous Page