Pat
J-GLOBAL ID：200903057597061100

半導体メモリ素子及び該素子の製造方法

Inventor：
伊藤 康幸

About 伊藤 康幸

, 
牛久保 真帆

About 牛久保 真帆

, 
横山 誠一

About 横山 誠一

, 
木場 正義

About 木場 正義


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (1)： 川口 義雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995221674
Publication number (International publication number)：1997064309
Application date： Aug. 30, 1995
Publication date： Mar. 07, 1997
Summary：
【要約】【課題】 成膜温度の低温化及び短時間化、並びに微細加工及び精度の高い加工を可能とする半導体メモリ素子及びその製造方法を提供する。【課題解決手段】 半導体基板1を覆った第一の絶縁体薄膜6及びコンタクトホール8内部の導電物質の表面を平坦化し、表面に形成した下部電極10の表面に塗布した前駆体溶液を加熱して溶媒のみを除去して乾燥し、加熱して誘電体薄膜11を形成する第一の熱処理段階において、急速に昇温して加熱温度を該誘電体薄膜の結晶化温度のごく近傍に保持して有機物を熱分解して除去すると共に微細な結晶核が成長した段階で留め、誘電体薄膜11を第二の絶縁体薄膜13で覆いコンタクトホールを設けて内部に上部電極12を形成し、上部電極を所定の大きさに加工した後再び加熱して誘電体キャパシタの特性を安定化する第二の熱処理段階において、結晶化温度以上で十分な時間加熱を行い誘電体薄膜を結晶化させる。
Claim (excerpt)：
一つのスイッチ用トランジスタと一つの誘電体キャパシタを有するメモリセルを含む半導体メモリ素子の製造方法であって、該スイッチ用トランジスタが形成された半導体基板上を第一の絶縁体薄膜で被覆し、該第一の絶縁体薄膜を貫く第1のコンタクトホールを設け、該第1のコンタクトホール内部を導電物質で充填し、前記第一の絶縁体薄膜表面と前記導電物質の表面とを平担化し、平担化された表面上に下部電極を形成し、形成された下部電極の表面に少なくとも1種類の金属を含む前駆体溶液を塗布し、塗布された前駆体溶液を加熱して溶媒のみを除去して乾燥し、乾燥された前駆体を加熱して酸化膜を形成する第一の熱処理段階と、前記下部電極及び前記酸化膜を所定の大きさに加工し、加工された下部電極及び酸化膜を第二の絶縁体薄膜で被覆し、該第二の絶縁体薄膜を貫く第2のコンタクトホールを設け、該第2のコンタクトホール内部に上部電極を形成し、形成された上部電極を所定の大きさに加工し、前記酸化膜を加熱して誘電体キャパシタの特性を安定化する第二の熱処理段階とを含んでおり、前記第一の熱処理段階において、加熱温度を急速に昇温して前記酸化膜の主成分となる材料の結晶化温度のごく近傍に保持することにより有機物を熱分解して除去すると同時に非常に微細な結晶核が成長した段階で留め、前記第二の熱処理段階において、前記結晶化温度以上の温度で十分な時間加熱を行うことにより前記酸化膜の主成分となる材料を結晶化させて前記酸化膜を形成することを特徴とする半導体メモリ素子の製造方法。
IPC (5)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/105
FI (3)：
H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 441
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM