Pat
J-GLOBAL ID：200903057864249032
半導体装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991051353
Publication number (International publication number)：1993136406
Application date： Mar. 15, 1991
Publication date： Jun. 01, 1993
Summary：
【要約】【目的】高度な微細加工技術を用いることなしに形成することのできる、チャネル長が極度に小さいMOSトランジスタを提供する。【構成】第1導電形を有する第1の多結晶シリコン層6の上面と下面上に、それぞれ第2導電形を有する第2および第3の多結晶シリコン層5,7を配置し、上記第2および第3の多結晶シリコン層5,7を,それぞれソースおよびドレインとし、上記第1の多結晶シリコン層6の膜厚方向にチャネルを形成する。【効果】従来のMOSトランジスタよりも、はるかに短いチャネルが、高度の微細加工技術を用いることなしに形成され、チャネル長の制御も高い精度で行なうことができる。
Claim (excerpt)：
第1導電形を有する第1の多結晶シリコン層と、該第1の多結晶シリコン層の上面および下面上にそれぞれ積層して形成された上記第1導電形とは逆の第2導電形を有する第2および第3の多結晶シリコン層からなるソースおよびドレインと、上記第1の多結晶シリコン層の外側に絶縁膜を介して形成されたゲート電極をそなえ、上記ソースとドレイン間の導電路となるチャネルは、上記第1の多結晶シリコン層内に、上記第1の多結晶シリコン層の膜厚方向に形成されることを特徴とする半導体装置。
FI (2)：
H01L 29/78 301 Q
, H01L 29/78 301 H
