Pat
J-GLOBAL ID:200903059129338610

SiCショットキー障壁半導体装置

Inventor:
Applicant, Patent owner:
Agent (8): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
Gazette classification:公開公報
Application number (International application number):2007003581
Publication number (International publication number):2008172008
Application date: Jan. 11, 2007
Publication date: Jul. 24, 2008
Summary:
【課題】温度変動に対しても逆方向漏れ電流の増加が少なく安定して動作するSiCショットキー障壁半導体装置を提供する。【解決手段】第1導電型のSiC半導体基板と、この基板上に形成され、この基板よりも不純物濃度の低い第1導電型の半導体層と、この半導体層の上に形成され、この半導体層とショットキー接合を形成し、ショットキー障壁高さが1eV以下となるアノード電極と、ショットキー界面に形成された第2導電型の複数の接合障壁部と、ショットキー界面で、複数の接合障壁部の外側に形成された第2導電型の接合終端部とを具備し、複数の接合障壁部は、接合終端部よりも深く形成されていると共に、複数の接合障壁部間の間隔が接合障壁部深さの0.6倍以下であり、接合障壁部の幅wと接合障壁部間の間隔sとの関係がs/(w+s)<0.33を満足する。【選択図】 図1
Claim (excerpt):
第1導電型のSiC半導体基板と、 前記SiC半導体基板の上面に形成され、前記SiC半導体基板よりも不純物濃度の低い第1導電型の半導体層と、 前記半導体層の上に形成され、前記半導体層とショットキー接合を形成し、ショットキー障壁高さが1eV以下となる第1の電極と、 それぞれが前記第1の電極に接するように形成され、前記半導体層の上面からの深さがd1、幅がw、互いの間隔がsである第2導電型の複数の接合障壁部と、 前記第1の電極に接するように、かつ各接合障壁部の外側に形成され、前記半導体層の上面からの深さがd2である第2導電型の接合終端部と、 前記SiC半導体基板の下面に形成された第2の電極と、 を具備し、 前記深さd1と深さd2との関係は、 d1/d2≧1 であり、前記間隔sと深さd1との関係が、 s/d1≦0.6 であり、前記幅wと間隔sとの関係が、 s/(w+s)≦0.33 を満足することを特徴とするSiC半導体装置。
IPC (2):
H01L 29/47 ,  H01L 29/872
FI (2):
H01L29/48 F ,  H01L29/48 D
F-Term (6):
4M104AA03 ,  4M104BB25 ,  4M104CC03 ,  4M104FF32 ,  4M104FF35 ,  4M104GG03
Patent cited by the Patent:
Cited by applicant (1)
  • 特公昭59-35183号公報
Cited by examiner (4)
Show all

Return to Previous Page