Pat

J-GLOBAL ID：200903059238138094

内部空洞を有する微小構造体の作製方法

Inventor： ハリー・アー・セー・ティルマンス ,  エリク・ベイネ ,  ミリアム・ファン・デ・ペール
Applicant, Patent owner： シーピー・クレア・コーポレイション ,  アンテルユニヴェルシテール・ミクロ-エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999109297
Publication number (International publication number)：2000141300
Application date： Apr. 16, 1999
Publication date： May. 23, 2000
Summary：

【要約】【課題】 内部空洞を有する微小構造体の作製方法を提供する。【解決手段】 本発明は、内部空洞を有する微小構造体の作製方法に関するものであり、以下のステップを含む。それは、第1基板上に実質的に閉じた幾何学的配置で第1層または層の第1スタックを蒸着するステップと、第1層、または層の前記第1スタックの上部層にくぼみを作成するステップと、第2基板上に実質的に閉じた前記幾何学的配置で、第2層または層の第2スタックを蒸着するステップと、空洞を有する微小構造体が前記の閉じた幾何学的配置に基づいて形成されるように、前記第2基板上の前記第1基板を並べて結合するステップである。

Claim (excerpt)：

第1基板(1)上に実質的に閉じた幾何学的配置で少なくとも第1層(3)を作製するステップと、前記第1層(3)においてくぼみ(4)を作製するステップと、第2基板(5)上に実質的に閉じた前記幾何学的配置で少なくとも第2層(6)を実質的に作製するステップと、空洞(8)を有する微小構造体が、閉じた前記幾何学的配置に基づいて形成されるように、前記第2基板(5)上に前記第1基板(1)を並べて結合するステップとを含む、内部空洞を有する微小構造体の作製方法。

IPC (2)：

B81C 1/00 ,  H01L 23/02

FI (2)：

B81C 1/00 ,  H01L 23/02 B

Patent cited by the Patent：

Cited by applicant (4)

• 素子のパッケージ構造およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-354588   Applicant：株式会社村田製作所
• 外力検出装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-338887   Applicant：株式会社村田製作所
• 半導体パッケージング装置及び方法
  Gazette classification：公開公報   Application number：特願平9-135050   Applicant：ハリスコーポレイション
• 真空マイクロエレクトロニック・デバイスの製造方法
  Gazette classification：公開公報   Application number：特願平5-296228   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション

Cited by examiner (2)

• 素子のパッケージ構造およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-354588   Applicant：株式会社村田製作所
• 外力検出装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-338887   Applicant：株式会社村田製作所