Pat
J-GLOBAL ID:200903059956568943

半導体力学量センサの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 伊藤 洋二 (外1名)
Gazette classification:公開公報
Application number (International application number):1998173513
Publication number (International publication number):1999074544
Application date: Jun. 19, 1998
Publication date: Mar. 16, 1999
Summary:
【要約】【課題】 貼り合わせ基板を用いて梁構造体を有する加速度センサを製造する場合に、梁構造体と固定電極の形成に必要な溝の幅に対しその設定の自由度を大きくする。【解決手段】 加速度を受けて変位する梁構造体を、可動電極に対向させてなる加速度センサの製造方法であって、第1の半導体基板40に犠牲層用薄膜41、導電性薄膜45a、45b、45c、貼り合わせ用薄膜47などを成膜し、貼り合わせ用薄膜47の表面と第2の半導体基板48とを貼り合わせ、第1の半導体基板40を研磨して薄膜化した後、第1の半導体基板40上にアルミ電極53を形成し、さらに第1の半導体基板40に溝55を形成し、この後、溝55を介して犠牲層用薄膜41をエッチング除去し、第1の半導体基板40に梁構造体および固定電極を形成する。
Claim (excerpt):
基板と、前記基板の上に第1のアンカー部によって支持された、可動電極を有する梁構造体と、前記梁構造体の前記可動電極に対向して配置され、前記基板の上に第2のアンカー部によって固定された固定電極とを備えた半導体力学量センサの製造方法であって、第1の半導体基板の上に犠牲層用薄膜を形成する工程と、前記犠牲層薄膜に開口部を形成して、少なくともその開口部に前記第1、第2のアンカー部を構成する膜を形成する工程と、前記第1の半導体基板の前記犠牲層薄膜が形成された側の全面に、貼り合わせ用薄膜を形成して、その表面を平坦化する工程と、前記平坦化された貼り合わせ用薄膜と第2の半導体基板とを貼り合わせる工程と、この貼り合わせ後、前記第1の半導体基板に前記梁構造体および前記固定電極を画定するための溝を形成する工程と、前記梁構造体および前記固定電極を画定するための溝を介して前記犠牲層用薄膜をエッチング除去し、前記第1の半導体基板に前記梁構造体および前記固定電極を形成する工程とを有することを特徴とする半導体力学量センサの製造方法。
IPC (2):
H01L 29/84 ,  G01P 15/125
FI (2):
H01L 29/84 Z ,  G01P 15/125
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page