Pat
J-GLOBAL ID：200903060100167717

半導体装置の製造方法及び半導体製造装置

Inventor：
山本 一郎

About 山本 一郎


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1998019077
Publication number (International publication number)：1999220102
Application date： Jan. 30, 1998
Publication date： Aug. 10, 1999
Summary：
【要約】【課題】 メモリセルにおけるキャパシタの電極表面の全体にHSG-Siを均一に形成でき、メモリセルの静電容量の増大を容易にする半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】 化学気相成長法による半導体装置の製造方法において、半導体基板10を成長炉20に収容し、成長炉20にホスフィンガスを導入した後にシラン又はジシランガスを導入してCVD成長層13を形成する。
Claim (excerpt)：
化学的気相成長法による半導体装置の製造方法において、半導体基板を成長炉に収容し、該成長炉にホスフィンガスを導入した後にシランガス又はジシランガスを導入してCVD成長層を形成することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205
FI (2)：
H01L 27/10 621 C ,  H01L 21/205
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM