半導体装置およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：筒井大和
Gazette classification：公開公報
Application number (International application number)：2002108944
Publication number (International publication number)：2003303963
Application date： Apr. 11, 2002
Publication date： Oct. 24, 2003
Summary：

【要約】【課題】置換ゲートプロセスを用いる半導体装置の平坦性を向上させ、また、その信頼性を向上させる。【解決手段】シリコン基板401に浅溝素子分離領域402、n型トランジスタ領域409およびp型トランジスタ領域416を形成し、これらの領域上に、ダミーゲート絶縁膜403およびダミーゲート電極404を形成し、これらの側壁に、サイドウォールスペーサ405を形成した後、シリコン基板401上に、窒化シリコン膜407と、層間膜408を形成し、これらの膜(408、407)を、ダミーゲート電極404の上面が露出するまで、CMPにより研磨した後、n型トランジスタ領域409のダミーゲート電極404およびダミーゲート絶縁膜403を除去し、n型トランジスタ領域409のサイドウォールスペーサ405間に、高誘電率のゲート絶縁膜およびゲート電極材料を埋め込む。

Claim (excerpt)：

(a)素子形成領域と素子分離領域を有する半導体基板上に、層を形成した後、前記層を選択的に除去することにより、前記素子形成領域に第1パターンを形成し、前記素子分離領域に第2パターンを形成する工程と、(b)前記(a)工程の後、前記第1および第2パターンの側壁に、それぞれ第1側壁膜および第2側壁膜を形成する工程と、(c)前記第1パターンの両側の半導体基板に、半導体領域を形成する工程と、(d)前記第1、第2パターンおよび第1、第2側壁膜上に、第1絶縁膜を形成する工程と、(e)前記第1絶縁膜を前記第1および第2パターンの表面が露出するまで研磨する工程と、(f)前記(e)工程の後、前記第1パターンを除去する工程と、(g)前記第1側壁膜間に、第2絶縁膜を形成した後、その上部に導電性膜を形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (7)：

H01L 29/78 , H01L 21/28 301 , H01L 21/3205 , H01L 21/8238 , H01L 27/092 , H01L 29/423 , H01L 29/49

FI (5)：

H01L 21/28 301 R , H01L 29/78 301 G , H01L 29/58 G , H01L 21/88 K , H01L 27/08 321 D

F-Term (99)：

4M104AA01 , 4M104BB01 , 4M104BB02 , 4M104BB04 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB20 , 4M104BB32 , 4M104CC01 , 4M104CC05 , 4M104DD03 , 4M104DD06 , 4M104DD22 , 4M104DD65 , 4M104DD75 , 4M104DD91 , 4M104EE03 , 4M104EE05 , 4M104EE09 , 4M104EE16 , 4M104EE17 , 4M104GG08 , 4M104GG10 , 4M104GG13 , 4M104GG19 , 4M104HH12 , 5F033HH04 , 5F033HH07 , 5F033HH08 , 5F033HH15 , 5F033HH18 , 5F033HH20 , 5F033HH21 , 5F033HH25 , 5F033HH32 , 5F033MM01 , 5F033QQ19 , 5F033QQ35 , 5F033QQ48 , 5F033QQ49 , 5F033QQ58 , 5F033QQ73 , 5F033QQ91 , 5F033RR01 , 5F033RR03 , 5F033RR04 , 5F033RR06 , 5F033SS04 , 5F033SS15 , 5F033TT08 , 5F033VV01 , 5F033VV02 , 5F033VV06 , 5F033VV08 , 5F033VV09 , 5F033XX01 , 5F033XX24 , 5F048AC03 , 5F048BA01 , 5F048BB09 , 5F048BB11 , 5F048BC06 , 5F048BF06 , 5F048BF16 , 5F048BG01 , 5F048BG13 , 5F048DA27 , 5F140AA15 , 5F140AA24 , 5F140AA39 , 5F140AB03 , 5F140AB10 , 5F140BA01 , 5F140BD11 , 5F140BE09 , 5F140BF07 , 5F140BG02 , 5F140BG04 , 5F140BG14 , 5F140BG27 , 5F140BG36 , 5F140BG40 , 5F140BG51 , 5F140BG53 , 5F140BH15 , 5F140BJ08 , 5F140BK02 , 5F140BK13 , 5F140BK20 , 5F140BK34 , 5F140CB04 , 5F140CC01 , 5F140CC03 , 5F140CC08 , 5F140CC13 , 5F140CE07 , 5F140CE13 , 5F140CF00

Patent cited by the Patent：

Cited by examiner (3)

ダマシンゲート工程で自己整合コンタクトパッド形成方法
Gazette classification：公開公報 Application number：特願2001-063643 Applicant：三星電子株式会社
半導体集積回路装置およびその製造方法ならびに設計方法
Gazette classification：公開公報 Application number：特願平10-033388 Applicant：株式会社日立製作所
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平9-092104 Applicant：株式会社東芝

Return to Previous Page