ダマシンゲート工程で自己整合コンタクトパッド形成方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：志賀正武 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001063643
Publication number (International publication number)：2001291867
Application date： Mar. 07, 2001
Publication date： Oct. 19, 2001
Summary：

【要約】【課題】ダマシン工程を利用したDRAM製造において自己整合コンタクトパッド形成方法を提供する。【解決手段】側壁スペーサ及びこれによって定義されるグルーブを有する絶縁膜が半導体基板上に形成される。グルーブを通じて露出された半導体基板上にイオン注入を実施して自己整合チャンネル領域を形成する。グルーブの一部を導電物質で充填して前記絶縁膜からリセスされたゲート電極を形成する。絶縁膜に対してエッチング選択比を有する物質でグルーブの残り部分を充填してゲートキャッピング膜を形成する。本発明によると、ゲート電極をリセスさせ、キャッピング絶縁膜をリセス部分に形成することによって、ゲート電極が側壁スペーサ及びキャッピング絶縁膜で完全に保護される。

Claim (excerpt)：

減少されたゲート抵抗を有する半導体装置の製造方法において、側壁にスペーサを有するダミーゲートパターンを半導体基板上に形成する段階と、前記ダミーゲートパターンと同一な高さを有し、上部が平坦な第1絶縁膜を前記半導体基板上に形成する段階と、前記ダミーゲートパターンを前記側壁スペーサ及び前記第1絶縁膜に対して選択的に除去して前記半導体基板を露出させるグルーブを形成する段階と、前記露出された半導体基板上にゲート絶縁膜を形成する段階と、低抵抗導電物質で前記グルーブの一部を充填してゲート電極を形成する段階と、前記グルーブの残り部分を充填する前記第1絶縁膜に対してエッチング選択比を有するゲートキャッピング膜を形成する段階とを含むことを特徴とする半導体装置の製造方法。

IPC (8)：

H01L 29/78 , H01L 21/28 , H01L 21/768 , H01L 21/8234 , H01L 27/088 , H01L 27/108 , H01L 21/8242 , H01L 29/43

FI (7)：

H01L 21/28 L , H01L 29/78 301 G , H01L 21/90 C , H01L 27/08 102 C , H01L 27/10 671 Z , H01L 27/10 681 F , H01L 29/62 G

Patent cited by the Patent：

Cited by applicant (6)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平10-197273 Applicant：松下電器産業株式会社
半導体集積装置および製造方法
Gazette classification：公開公報 Application number：特願平8-106595 Applicant：ソニー株式会社
MOS型トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平5-234524 Applicant：松下電器産業株式会社

Show all

Cited by examiner (3)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平10-197273 Applicant：松下電器産業株式会社
半導体集積装置および製造方法
Gazette classification：公開公報 Application number：特願平8-106595 Applicant：ソニー株式会社
MOS型トランジスタの製造方法
Gazette classification：公開公報 Application number：特願平5-234524 Applicant：松下電器産業株式会社

Return to Previous Page