Pat
J-GLOBAL ID:200903061192867481

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1994039592
Publication number (International publication number):1995249626
Application date: Mar. 10, 1994
Publication date: Sep. 26, 1995
Summary:
【要約】【目的】 チップパタ-ン等に起因する研磨残膜のバラツキの発生を抑えると共に低コスト化を図る層間絶縁膜等の平坦化方法を提供する。【構成】 層間絶縁膜14上の全面にストッパ膜15を形成後、凸部分を研磨しほぼ平坦になった状態で、一旦研磨を停止する。ストッパ膜15aを等方性エッチングにより選択的に除去した後、再び層間絶縁膜14を研磨して完全に平坦化する。
Claim (excerpt):
段差形状の表面を有する半導体基板上に層間絶縁膜を形成する工程と、上記層間絶縁膜上の全面にストッパ膜を形成する工程と、上記層間絶縁膜と上記ストッパ膜との両膜を同一面に露出するまで研磨する工程と、上記ストッパ膜の残膜をエッチングして除去する工程と、上記層間絶縁膜を研磨して平坦にする工程とを具備する半導体装置の製造方法。
IPC (3):
H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/304 321
FI (2):
H01L 21/88 K ,  H01L 21/302 L
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page