Pat

J-GLOBAL ID：200903061383346740

半導体装置および半導体装置の製造方法

Inventor： 大塚 健一 ,  三浦 成久 ,  今泉 昌之 ,  高見 哲也 ,  杉本 博司
Applicant, Patent owner： 三菱電機株式会社
Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2006001970
Publication number (International publication number)：2007184434
Application date： Jan. 10, 2006
Publication date： Jul. 19, 2007
Summary：

【課題】 プロセスの再現性の向上、オン抵抗の低減および耐圧におけるゲート絶縁膜中電界値の低減を図れる半導体装置を提供する。【解決手段】 この半導体装置は、n型SiCドリフト層5と、n型SiCドリフト層5上に選択的に形成されたp型SiCベース領域7と、n型SiCドリフト層5上に形成されたn型デプレッション領域9と、p型SiCベース領域7の表層に形成されたn型SiCソース領域11と、n型SiCソース領域11上、p型SiCベース領域7上およびn型デプレッション領域9上に渡って形成されたゲート絶縁膜13およびゲート電極15とを備え、n型デプレッション領域9は、n型SiCドリフト層5よりも高いドーピング濃度で形成されると共に、その横方向に対しては均一の濃度で形成され且つその上下方向に対しては上層側(9a,9b)よりも下層側(9c)の方が高濃度に形成される。【選択図】図1

Claim (excerpt)：

第1導電型ドリフト層と、 前記第1導電型ドリフト層上に選択的に形成された第2導電型ベース領域と、 前記第1導電型ドリフト層上において前記第2導電型ベース領域の側面に接する様に形成された第1導電型デプレション領域と、 前記第2導電型ベース領域の表層において前記第2導電型ベース領域に囲まれる様に形成された第1導電型ソース領域と、 前記第1導電型ソース領域上、前記第2導電型ベース領域上および前記第1導電型デプレション領域上に渡って形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、 を備え、 前記第1導電型デプレション領域は、前記第1導電型ドリフト層のドーピング濃度よりも高いドーピング濃度で形成されると共に、その横方向に対しては均一の濃度で形成され且つその上下方向に対しては上層側よりも下層側の方が高濃度に形成されることを特徴とする半導体装置。

IPC (3)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336

FI (4)：

H01L29/78 652E ,  H01L29/78 652T ,  H01L29/78 652B ,  H01L29/78 658A

Patent cited by the Patent：

Cited by applicant (1)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2003-169162   Applicant：松下電器産業株式会社

Cited by examiner (5)

• 特開平1-253966
  
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-287647   Applicant：トヨタ自動車株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願2001-176500   Applicant：富士電機株式会社
• 縦型JFET制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型JFET制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法
  Gazette classification：公表公報   Application number：特願2004-565192   Applicant：クリーインコーポレイテッド
• 縦型電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平11-304774   Applicant：関西日本電気株式会社