Pat
J-GLOBAL ID：200903062014194062

半導体装置

Inventor：
村岡 宏記

About 村岡 宏記


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999246574
Publication number (International publication number)：2001077357
Application date： Aug. 31, 1999
Publication date： Mar. 23, 2001
Summary：
【要約】【課題】 損失、破壊耐量、EMCレベルの点で優れる高性能、且つ高信頼性の半導体装置を提供することを目的としている。【解決手段】 従来のPTタイプIGBTの構造において、p+型半導体基板10とn+型半導体層11の間に低不純物濃度のn-型半導体層19を設け、更にこのn-型半導体層19中に低ライフタイム層20を設けたことを特徴としている。この構造によれば、n-型半導体層19を設けたことによりp+型半導体基板10との間の空乏層が広くなるため、EMCレベルをNPTタイプ並に改善することが出来る。また寄生pnpトランジスタのベース幅も拡大するために、破壊耐量を従来のPTタイプに比べ向上出来る。ベース層の実質的な膜厚はNPTタイプに比べ十分薄くPTタイプ並であり、低ライフタイム層20を設けたことから低オン電圧、低テール電流特性も併せて有する半導体装置を実現できる。
Claim (excerpt)：
第1導電型で高不純物濃度の第1の半導体領域と、前記第1の半導体領域上に設けられ、第2導電型で低不純物濃度の第2の半導体領域と、前記第2の半導体領域上に設けられ、第2導電型で高不純物濃度の第3の半導体領域と、前記第3の半導体領域上に設けられ、第2導電型で低不純物濃度の第4の半導体領域と、前記第4の半導体領域内の表面領域の一部に設けられ、第1導電型で高不純物濃度の第5の半導体領域とを具備し、前記第1の半導体領域はコレクタ領域として機能し、前記第3の半導体領域は、前記第4の半導体領域と前記第5の半導体領域との接合により、前記第4の半導体領域内に形成される空乏層の拡大を抑制するバッファ層として機能し、前記第4、第5の半導体領域はベース領域として機能することを特徴とする半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 21/336
FI (4)：
H01L 29/78 652 H ,  H01L 29/78 653 A ,  H01L 29/78 655 B ,  H01L 29/78 658 H
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM