Pat
J-GLOBAL ID：200903063407539769

半導体装置とその製造方法

Inventor：
大西 一洋

About 大西 一洋


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (4)： 板垣 孝夫 ,  森本 義弘 ,  笹原 敏司 ,  原田 洋平
Gazette classification：公開公報
Application number (International application number)：2006205465
Publication number (International publication number)：2008034572
Application date： Jul. 28, 2006
Publication date： Feb. 14, 2008
Summary：
【課題】ショットキバリア半導体装置において、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供すること。【解決手段】半導体基板101の第1主面上に低濃度の半導体層102が形成され、前記低濃度の半導体層表面から半導体基板101に至る1つ以上のトレンチ103によって、前記低濃度の半導体層内に1つ以上のメサ102aを形成し、前記メサ102aとトレンチ103の境界部に絶縁皮膜104を形成し、絶縁皮膜104の表面上でかつトレンチ内部に第1の電極105を形成し、前記低濃度の半導体層表面にショットキ接合を形成する第2の電極106を前記第1の電極105とオーミック接合して形成し、半導体基板101の第2主面上に第3の電極107を形成する。【選択図】図1
Claim (excerpt)：
半導体基板の第1主面上に不純物濃度が前記半導体基板より低濃度の半導体層を形成し、前記半導体層内に層表面から前記半導体基板に至る1つ以上のトレンチを形成し、前記半導体層内に1つ以上のメサを形成し、前記メサと前記トレンチの境界部に絶縁皮膜を形成し、前記絶縁皮膜に囲まれた前記トレンチの内部に第1の電極を形成し、前記半導体層の表面に前記第1の電極を覆って第2の電極を形成し、前記第2の電極が前記半導体層とショットキ接合をなすとともに、前記第2の電極が前記第1の電極とオーミック接合をなし、前記半導体基板の第2主面上に第3の電極を形成したことを特徴とする半導体装置。
IPC (2)：
H01L 29/47 ,  H01L 29/872
FI (1)：
H01L29/48 F
F-Term (7)：
4M104BB01 ,  4M104BB14 ,  4M104BB40 ,  4M104CC03 ,  4M104FF26 ,  4M104FF31 ,  4M104GG03
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM