Pat
J-GLOBAL ID:200903063598786760
マルチプロセッサシステムの電力損失を低減する方法、装置およびプロセッサ
Inventor:
Applicant, Patent owner:
Agent (1):
森下 賢樹
Gazette classification:公開公報
Application number (International application number):2005071637
Publication number (International publication number):2005267635
Application date: Mar. 14, 2005
Publication date: Sep. 29, 2005
Summary:
【課題】 プロセッサによって消費されるエネルギを低減する。【解決手段】 主処理ユニットに関連付けられたサブ処理ユニットのそれぞれによって実行されるように割り当てられたプロセッサタスクとそれらに関連するプロセッサ負荷とを監視し、サブ処理ユニットの少なくともひとつがいかなるタスクも実行しないようスケジュールされるように、それらの関連するプロセッサ負荷に基づいて少なくとも一部のタスクを再割り当てし、いかなるタスクも実行しないようスケジュールされたサブ処理ユニットを低電力消費状態にするように命令する方法および装置を提供する。【選択図】 図4
Claim (excerpt):
主処理ユニットに関連するサブ処理ユニットのそれぞれによって実行されるように割り当てられたプロセッサタスクとそれらに関連するプロセッサ負荷とを監視し、
少なくともひとつのサブ処理ユニットがいかなるタスクも実行しないようスケジュールされるように、関連するプロセッサ負荷に基づいて少なくとも一部のタスクを再割り当てし、
いかなるタスクも実行しないようにスケジュールされたサブ処理ユニットを低電力消費状態にするよう命令することを特徴とする方法。
IPC (3):
G06F9/50
, G06F1/04
, G06F1/32
FI (3):
G06F9/46 465D
, G06F1/04 301C
, G06F1/00 332Z
F-Term (5):
5B011EA08
, 5B011LL12
, 5B079AA06
, 5B079BA01
, 5B079BC01
Patent cited by the Patent:
Cited by applicant (5)
-
システム消費電力制御方法
Gazette classification:公開公報
Application number:特願平10-005046
Applicant:株式会社日立製作所
-
冗長素子を備える集積回路チップ、マルチプロセッサおよびその製法
Gazette classification:公開公報
Application number:特願2001-166161
Applicant:富士通株式会社
-
オンチップマルチプロセッサシステム
Gazette classification:公開公報
Application number:特願平4-052237
Applicant:株式会社日立製作所
Show all
Cited by examiner (5)
-
システム消費電力制御方法
Gazette classification:公開公報
Application number:特願平10-005046
Applicant:株式会社日立製作所
-
冗長素子を備える集積回路チップ、マルチプロセッサおよびその製法
Gazette classification:公開公報
Application number:特願2001-166161
Applicant:富士通株式会社
-
オンチップマルチプロセッサシステム
Gazette classification:公開公報
Application number:特願平4-052237
Applicant:株式会社日立製作所
Show all
Return to Previous Page