Pat
J-GLOBAL ID:200903055872255936
方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステム
Inventor:
,
,
Applicant, Patent owner:
,
,
Agent (1):
鈴江 武彦 (外5名)
Gazette classification:公開公報
Application number (International application number):2000111165
Publication number (International publication number):2001222517
Application date: Apr. 12, 2000
Publication date: Aug. 17, 2001
Summary:
【要約】【課題】 スヌーピング方式を用い方向分離二重リング構造を有する分散共有メモリ多重プロセッサシステムを提供する。【解決手段】 リング状で配列されている複数のプロセッサノードがあり、複数のプロセッサノードのいずれかが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングすることにより、残余プロセッサノードのいずれかがデータブロックを供給する複数のプロセッサノードと、第1、及び第2リングバスを含めて第1、及び第2リングバスに沿って2つの反対経路を供給する方向分離二重リング構造があって、第1及び第2経路を介して、複数のプロセッサノードが接続され、要求信号が経路のいずれかを介して残余プロセッサノードの各々に同報通信され、データブロックは経路のいずれかを介して要求信号を生成したプロセッサノードに単一通信される方向分離二重リング構造を含む。
Claim (excerpt):
分散共有メモリ多重プロセッサシステムであって、リング状で配列されている複数のプロセッサノードがあり、前記複数のプロセッサノード中のいずれかが1つのデータブロックに対する要求信号を発生し、残余プロセッサノードが自分の内部要素をスヌーピングすることにより、前記残余プロセッサノード中のいずれが前記データブロックを供給する前記複数のプロセッサノードと、第1及び第2リングバスを含み、前記第1及び第2リングバスに沿って2つの反対経路を供給する方向分離二重リング構造があり、前記第1及び第2経路を介して前記複数のプロセッサノードが接続され、前記要求信号が前記経路中のいずれかを介して前記残余プロセッサノードの各々に同報通信され、前記データブロックは前記経路中のいずれかを介して前記要求信号を生成したプロセッサノードに単一通信される前記方向分離二重リング構造とを備えることを特徴とする分散共有メモリ多重プロセッサシステム。
IPC (5):
G06F 15/177 682
, G06F 12/08
, G06F 12/08 310
, G06F 13/16 510
, G06F 15/16 640
FI (5):
G06F 15/177 682 A
, G06F 12/08 E
, G06F 12/08 310 B
, G06F 13/16 510 B
, G06F 15/16 640 M
F-Term (17):
5B005JJ01
, 5B005KK14
, 5B005MM01
, 5B005NN53
, 5B005PP21
, 5B005PP26
, 5B045BB13
, 5B045BB17
, 5B045BB24
, 5B045BB28
, 5B045BB29
, 5B045BB47
, 5B045DD01
, 5B045DD12
, 5B045GG01
, 5B060KA01
, 5B060KA06
Patent cited by the Patent:
Cited by examiner (24)
-
分散共有メモリ多重プロセッサシステム
Gazette classification:公開公報
Application number:特願平10-224423
Applicant:張星泰, 全洲植, 金亨鎬
-
データ処理装置
Gazette classification:公開公報
Application number:特願平9-307335
Applicant:富士通株式会社
-
キャッシュ記憶モードの間で選択するためのハイブリッドNUMA COMAキャッシュ記憶のシステムおよび方法
Gazette classification:公開公報
Application number:特願平8-354751
Applicant:サン・マイクロシステムズ・インコーポレーテッド
-
マルチプロセッサシステム
Gazette classification:公開公報
Application number:特願平7-264661
Applicant:富士ゼロックス株式会社
-
マルチプロセッサシステム
Gazette classification:公開公報
Application number:特願平7-234603
Applicant:富士ゼロックス株式会社
-
並列計算機
Gazette classification:公開公報
Application number:特願平7-171785
Applicant:株式会社日立製作所
-
キャッシュコヒーレンス装置
Gazette classification:公開公報
Application number:特願平7-250527
Applicant:富士通株式会社, 株式会社ピーエフユー
-
マルチプロセッサ装置
Gazette classification:公開公報
Application number:特願平6-065676
Applicant:富士ゼロックス株式会社
-
プロセッサシステム
Gazette classification:公開公報
Application number:特願平5-102197
Applicant:株式会社日立製作所
-
分散共有メモリ型マルチプロセッサシステム
Gazette classification:公開公報
Application number:特願平5-199772
Applicant:株式会社東芝
-
データ処理装置
Gazette classification:公開公報
Application number:特願平3-258819
Applicant:富士ゼロツクス株式会社
-
特開平4-230146
-
特開平4-113444
-
特開平2-244253
-
特開平2-002451
-
特開昭62-204362
-
特開昭55-134459
-
多重プロセッサ・コンピュータ・システム用の順序外れスヌーピング
Gazette classification:公表公報
Application number:特願2000-564132
Applicant:インテル・コーポレーション
-
特開平4-230146
-
特開平4-113444
-
特開平2-244253
-
特開平2-002451
-
特開昭62-204362
-
特開昭55-134459
Show all
Article cited by the Patent: