Pat
J-GLOBAL ID：200903063727199338

半導体装置及びその製造方法

Inventor：
吉澤 和隆

About 吉澤 和隆

, 
池増 慎一郎

About 池増 慎一郎


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 高橋 敬四郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001349048
Publication number (International publication number)：2003152104
Application date： Nov. 14, 2001
Publication date： May. 23, 2003
Summary：
【要約】【課題】 集積度を高めても、絶縁不良の生じにくい半導体装置を提供する。【解決手段】 半導体基板の主面上に、絶縁材料からなる第1の絶縁膜が形成されている。第1の絶縁膜の上に、TiまたはTiを含む化合物からなる第1の導電層を含む配線が形成されている。窒化シリコンで形成された被服膜が、積層配線の上面、底面、及び側面を被覆する。
Claim (excerpt)：
半導体基板の主面上に形成された絶縁材料からなる第1の絶縁膜と、前記第1の絶縁膜の上に形成され、TiまたはTiを含む化合物からなる第1の導電層を含む配線と、窒化シリコンで形成され、前記配線の上面、底面、及び側面を被覆する被覆膜とを有する半導体装置。
IPC (3)：
H01L 21/8242 ,  H01L 21/768 ,  H01L 27/108
FI (4)：
H01L 27/10 681 F ,  H01L 21/90 M ,  H01L 21/90 A ,  H01L 27/10 621 C
F-Term (77)：
5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ05 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK18 ,  5F033KK19 ,  5F033KK28 ,  5F033KK33 ,  5F033LL04 ,  5F033MM05 ,  5F033MM07 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN40 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ75 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033SS13 ,  5F033TT07 ,  5F033TT08 ,  5F033VV16 ,  5F033WW02 ,  5F033WW04 ,  5F033XX28 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083GA25 ,  5F083JA33 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA05 ,  5F083KA17 ,  5F083MA03 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083NA01 ,  5F083PR03 ,  5F083PR06 ,  5F083PR07 ,  5F083PR10 ,  5F083PR40 ,  5F083PR42 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR52 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA05
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM