Pat
J-GLOBAL ID:200903065131672055

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1997268513
Publication number (International publication number):1999111980
Application date: Oct. 01, 1997
Publication date: Apr. 23, 1999
Summary:
【要約】【課題】ゲート電極上のシリサイド膜の膜厚がソース、ドレイン拡散層上のシリサイド膜の膜厚より、1.2倍以上厚いサリサイド構造を有するMISトランジスタを備え、より微細化及び高速動作が可能な半導体装置及びその製造方法を提供する。【解決手段】ソース、ドレイン拡散層上にのみシリサイド化を阻害する原子を注入して、拡散層上のシリサイドの形成速度を遅らせることにより、ゲート電極10上には従来通常に用いられている膜厚のシリサイド膜より、厚い膜厚のシリサイド膜12を形成し、かつ拡散層18上には従来通常に用いられている膜厚のシリサイド膜より、薄い膜厚のシリサイド膜20を形成して、上記ゲート電極10上のシリサイド膜12の膜厚が、上記拡散層18上のシリサイド膜20の膜厚より、1.2倍以上厚いサリサイド構造を得る。
Claim (excerpt):
MISトランジスタを構成するゲート電極とソース、ドレイン拡散層上にシリサイド膜を形成したサリサイド構造を有する半導体装置において、上記ゲート電極上のシリサイド膜の膜厚が上記ソース、ドレイン拡散層上のシリサイド膜の膜厚より実質的に厚いことを特徴とする半導体装置。
IPC (2):
H01L 29/78 ,  H01L 29/43
FI (2):
H01L 29/78 301 S ,  H01L 29/46 D
Patent cited by the Patent:
Cited by applicant (9)
Show all
Cited by examiner (8)
Show all

Return to Previous Page