Pat
J-GLOBAL ID：200903065352085138

半導体記憶装置及びその駆動方法

Inventor：
福本 高大

About 福本 高大


Applicant, Patent owner：
松下電子工業株式会社

About 松下電子工業株式会社


Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996239278
Publication number (International publication number)：1997148463
Application date： Sep. 10, 1996
Publication date： Jun. 06, 1997
Summary：
【要約】【課題】 低い電源電圧でも一括消去及び一括書き込みが可能な不揮発性メモリとして機能する半導体記憶装置を提供する。【解決手段】 シリコン基板1内に、ドレイン領域2及びソース領域3を形成し、ソース-ドレイン間の基板上にゲート絶縁膜5を介して選択ゲート6を設ける。選択ゲート6の側方に絶縁膜8を介して形成されたサイドウォールからなる浮遊ゲート7を設ける。浮遊ゲート7及び選択ゲート6の上に絶縁膜10を介して制御ゲート9を設ける。浮遊ゲート7直下の絶縁膜を電子のFNトンネリングが可能なトンネル酸化膜4とし、消去時にはシリコン基板1から電子を浮遊ゲート7に注入し、書き込み時には浮遊ゲート7からドレイン領域2に電子を引き抜く。1セル当りの書き込み及び消去に必要な電流が低減し低電圧電源が使用でき、かつトンネル絶縁膜の寿命が拡大する。
Claim (excerpt)：
半導体基板上に少なくとも1つのメモリセルを搭載した半導体記憶装置において、上記メモリセルは、上記半導体基板の第1導電型の領域内に互いに離間して形成された第2導電型の第1の拡散層および第2の拡散層と、上記半導体基板上で上記第1の拡散層の一端部と上記第1、第2の拡散層間の領域とに跨がって形成された浮遊ゲートと、上記浮遊ゲートと上記半導体基板との間に形成され、上記浮遊ゲートと上記第1の拡散層及び上記第1,第2の拡散層間の領域との間でキャリアのFNトンネリングが可能に形成された第1の絶縁膜と、上記半導体基板上で上記第2の拡散層の一端部と上記第1,第2の拡散層間の領域とに跨がって形成された選択ゲートと、上記選択ゲートと上記半導体基板との間に介在する第2の絶縁膜と、上記浮遊ゲートの少なくとも一部と近接するように形成された制御ゲートと、上記浮遊ゲートと制御ゲートとの間に介在する第3の絶縁膜とを備え、上記第1の絶縁膜を介して、上記半導体基板内の上記第1,第2拡散層間の領域から上記浮遊ゲートへの電子のFNトンネリングによる注入と上記浮遊ゲートから上記第1の拡散層へのFNトンネリングによる電子の引き抜きとが可能に構成されていることを特徴とする半導体記憶装置。
IPC (4)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2)：
H01L 29/78 371 ,  H01L 27/10 434
Patent cited by the Patent：
Cited by examiner (13)
Show all

Return to Previous Page

TOP

BOTTOM