Pat
J-GLOBAL ID:200903065353942425

半導体基板とその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1999024100
Publication number (International publication number):2000243942
Application date: Feb. 01, 1999
Publication date: Sep. 08, 2000
Summary:
【要約】【課題】 半導体層の外周端がチッピングや発塵の発生源となり難い半導体基板及びその製造方法を提供することを課題とする。【解決手段】 支持基体1と、該支持基体1上に配された絶縁層2と、該絶縁層2上に配された半導体層3とを有する半導体基板5において、前記半導体層3の外周端3Aが前記支持基体1の外周端1Aより内側にあり、且つ前記絶縁層2の外周端2Aが前記半導体層3の外周端3Aと前記支持基体1の外周端1Aの間にあり、前記絶縁層2及び前記半導体層3の各外周部10が階段状に形成されていることを特徴とする。
Claim (excerpt):
支持基体と、該支持基体上に配された絶縁層と、該絶縁層上に配された半導体層とを有する半導体基板において、前記半導体層の外周端が前記支持基体の外周端より内側にあり、且つ前記絶縁層の外周端が前記半導体層の外周端と前記支持基体の外周端の間にあり、前記絶縁層及び前記半導体層の各外周部が階段状に形成されていることを特徴とする半導体基板。
IPC (2):
H01L 27/12 ,  H01L 21/306
FI (2):
H01L 27/12 B ,  H01L 21/306 D
F-Term (5):
5F043AA02 ,  5F043BB02 ,  5F043DD16 ,  5F043FF10 ,  5F043GG10
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page