Pat
J-GLOBAL ID:200903065543488739

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 酒井 昭徳
Gazette classification:公開公報
Application number (International application number):2001236905
Publication number (International publication number):2003051601
Application date: Aug. 03, 2001
Publication date: Feb. 21, 2003
Summary:
【要約】【課題】 JBSダイオードやMPSダイオードにおいて、オーミック接合部に対するショットキー接合部の比率が十分に高く、かつ安価に製造可能な構成とすること。【解決手段】 n型の半導体基板10の主面側に複数のp半導体領域13を離してまたは一部が重なるように形成し、隣り合うp半導体領域13にまたがってn半導体領域17を浅く形成することによって、隣り合うp半導体領域13の相対峙する浅い領域をn半導体領域17との重なりによって補償する。それによって、実質的なp半導体領域13の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにし、ショットキー接合部を広くするとともに、逆バイアス時にショットキー接合部が容易にピンチオフされるようにする。
Claim (excerpt):
第1導電型の半導体基板と、前記半導体基板の一方の主面より互いに離間して形成された複数の第2導電型の半導体領域と、隣り合う前記第2導電型の半導体領域の間に形成され、隣り合う前記第2導電型の半導体領域のそれぞれに一部が重なる第1導電型の半導体領域と、前記主面に接して形成され、前記第2導電型の半導体領域にオーミック接合し、かつ前記第1導電型の半導体領域にショットキー接合する第1の電極と、前記半導体基板とオーミック接合する第2の電極と、を具備し、前記第1導電型の半導体領域との重なりによる補償によって形成される実質的な前記第2導電型の半導体領域の隣り合う間隔は、前記主面における間隔よりもある深さにおいて狭くなっていることを特徴とする半導体装置。
F-Term (8):
4M104CC01 ,  4M104CC03 ,  4M104DD26 ,  4M104DD94 ,  4M104FF32 ,  4M104GG02 ,  4M104GG03 ,  4M104HH20
Patent cited by the Patent:
Cited by examiner (5)
  • 特開平2-151067
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平4-357648   Applicant:日本インター株式会社
  • 特開昭56-037683
Show all

Return to Previous Page