Pat
J-GLOBAL ID：200903065608720901

システム

Inventor：
中村 篤

About 中村 篤

, 
諏訪 元大

About 諏訪 元大


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2002303933
Publication number (International publication number)：2004140210
Application date： Oct. 18, 2002
Publication date： May. 13, 2004
Summary：
【課題】無駄な消費電力がなく、高周波までノイズ低減の効果の高い、マイクロコンピュータなどの半導体装置用の電源デカップリングが実現できる、半導体装置を実装基板上に実装したシステムを提供する。【解決手段】LSIパッケージ1、バイパスコンデンサ3、フィルタ5などを実装基板上に実装したシステムであって、フィルタ5は、バイパスコンデンサ3と基幹電源との間に接続されるスタブ配線4(λ/4)を含み、電源経路よりも低いインピーダンスの回路で構成されることにより、LSIパッケージ1からノイズが発生すると、このノイズ電流はフィルタ5に流れ込み、このフィルタ5に流れたノイズ電流がスタブ配線4のオープン端で反射して戻ることで、スタブ配線4の分岐点で、λ/2後のLSIパッケージ1からのノイズ電流を相殺するように作用する。【選択図】 図2
Claim (excerpt)：
半導体装置と、 前記半導体装置に基幹電源から電源を供給する電源経路の電源電圧と基準電圧との間に接続されるキャパシタと、 前記キャパシタと前記基幹電源との間に接続され、一端は前記電源経路の電源電圧と基準電圧とにそれぞれ接続し、他端はオープン状態である一対の配線を含み、前記電源経路よりも低いインピーダンスの回路と、 前記半導体装置と前記キャパシタと前記回路とを実装する実装基板とを有することを特徴とするシステム。
IPC (5)：
H05K1/02 ,  H01L23/12 ,  H01P1/203 ,  H01P3/08 ,  H01P5/02
FI (5)：
H05K1/02 P ,  H01P1/203 ,  H01P3/08 ,  H01P5/02 603B ,  H01L23/12 Q
F-Term (14)：
5E338AA03 ,  5E338CC01 ,  5E338CC06 ,  5E338CD12 ,  5E338EE13 ,  5J006HB03 ,  5J006JA02 ,  5J006JA31 ,  5J006LA01 ,  5J006LA22 ,  5J006NA08 ,  5J006PB00 ,  5J014CA04 ,  5J014CA21
Patent cited by the Patent：
Cited by examiner (8)
  • プリント基板
    Gazette classification：公開公報   Application number：特願平11-293672   Applicant：日本電気株式会社, 宮城日本電気株式会社
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平8-064115   Applicant：株式会社東芝
  • 特開昭58-137314
Show all

Return to Previous Page

TOP

BOTTOM