Pat
J-GLOBAL ID：200903066198846550

多層回路基板および半導体装置

Inventor：
浅井 元雄

About 浅井 元雄

, 
苅谷 隆

About 苅谷 隆


Applicant, Patent owner：
イビデン株式会社

About イビデン株式会社


Agent (1)： 小川 順三 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000245648
Publication number (International publication number)：2001217356
Application date： Aug. 14, 2000
Publication date： Aug. 10, 2001
Summary：
【要約】 (修正有)【課題】 高密度配線および電子部品の高密度実装に有利な、電気的絶縁性に優れた多層回路基板およびそれを用いた半導体装置を提供すること。【解決手段】 片面または両面に導体回路40を有し、絶縁性硬質基材を貫通して前記導体回路40に達する孔に導電性物質が充填されてなるビアホールを有する回路基板の複数枚54,52,34,50が接着剤層46を介して積層され、最も外側に位置する一方の回路基板54の表面には、ソルダーレジスト層83に形成した開口から露出する導体層40またはビアホールに接続するような導電性バンプ62がビアホール直下に形成され、また他方の回路基板50の表面にも、ソルダーレジスト層83に形成した開口から露出する導体層またはビアホールに接続するような導電性ピン64または導電性ボール66がビアホール直下に配設されている
Claim (excerpt)：
絶縁性硬質基材の片面または両面に導体回路を有し、この絶縁性硬質基材を貫通して前記導体回路に達する孔に導電性物質が充填されてなるビアホールを有する回路基板の複数枚が接着剤層を介して積層され、一括して加熱プレスされることで形成された多層回路基板において、上記複数の回路基板のうち、最も外側に位置する一方の回路基板の表面には、その導体回路を覆ってソルダーレジスト層が設けられ、そのソルダーレジスト層に形成した開口から露出する導体層またはビアホールに接続するような導電性バンプがビアホール直下に形成され、また最も外側に位置する他方の回路基板の表面にも、その導体回路を覆ってソルダーレジスト層が設けられ、そのソルダーレジスト層に形成した開口から露出する導体層またはビアホールに接続するような導電性ピンまたは導電性ボールがビアホール直下に配設されていることを特徴とする多層回路基板。
IPC (4)：
H01L 23/32 ,  H01L 23/12 ,  H01L 23/12 501 ,  H05K 3/46
FI (6)：
H01L 23/32 D ,  H01L 23/12 501 W ,  H05K 3/46 G ,  H05K 3/46 N ,  H01L 23/12 N ,  H01L 23/12 P
F-Term (16)：
5E346AA02 ,  5E346AA22 ,  5E346AA42 ,  5E346AA43 ,  5E346BB16 ,  5E346CC04 ,  5E346CC09 ,  5E346CC32 ,  5E346DD12 ,  5E346DD32 ,  5E346EE12 ,  5E346EE15 ,  5E346FF14 ,  5E346FF18 ,  5E346GG15 ,  5E346HH25
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM