Pat
J-GLOBAL ID:200903067066593609
半導体装置の製造方法
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
伊丹 勝
Gazette classification:公開公報
Application number (International application number):2002056799
Publication number (International publication number):2003258082
Application date: Mar. 04, 2002
Publication date: Sep. 12, 2003
Summary:
【要約】【課題】 素子分離溝への形状劣化のないシリコン酸化膜埋め込みを可能とした半導体装置の製造方法を提供する。【解決手段】 半導体基板11上に耐エッチングマスク13を形成し、半導体基板11をエッチングして素子分離溝15を形成する。素子分離溝15が形成された半導体基板11に、過水素化シラザン重合体溶液の塗膜を形成し、これを化学反応させてシリコン酸化膜18を形成する。形成されたシリコン酸化膜18を素子分離溝15の内部に残して除去した後に、埋め込まれたシリコン酸化膜18を熱処理により緻密化する。
Claim (excerpt):
半導体基板上に耐エッチングマスクを形成する工程と、前記耐エッチングマスクの開口を介して前記半導体基板をエッチングして素子分離溝を形成する工程と、前記素子分離溝が形成された半導体基板に、過水素化シラザン重合体溶液の塗膜を形成する工程と、前記塗膜を、溶媒を揮発させた後化学反応させてシリコン酸化膜を形成する工程と、前記シリコン酸化膜を前記素子分離溝の内部に残して除去する工程と、前記素子分離溝に残されたシリコン酸化膜を熱処理により緻密化する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2):
FI (2):
H01L 21/316 G
, H01L 21/76 L
F-Term (20):
5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA69
, 5F032AA77
, 5F032DA03
, 5F032DA04
, 5F032DA10
, 5F032DA23
, 5F032DA24
, 5F032DA33
, 5F032DA53
, 5F032DA74
, 5F058BA02
, 5F058BC02
, 5F058BF46
, 5F058BH02
, 5F058BH07
, 5F058BH20
, 5F058BJ06
Patent cited by the Patent:
Cited by examiner (3)
-
トレンチ・アイソレーション構造の形成方法
Gazette classification:公開公報
Application number:特願平10-116427
Applicant:日本電気株式会社
-
素子分離半導体基板およびその製造方法
Gazette classification:公開公報
Application number:特願平8-309590
Applicant:株式会社東芝
-
半導体集積回路装置の製造方法および半導体集積回路装置
Gazette classification:公開公報
Application number:特願2000-012026
Applicant:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
Return to Previous Page