半導体装置

Inventor： ,
Applicant, Patent owner： ,
Agent (5)：熊倉禎男 , 大塚文昭 , 西島孝喜 , 須田洋之 , 鈴木信彦
Gazette classification：公開公報
Application number (International application number)：2007143891
Publication number (International publication number)：2008300558
Application date： May. 30, 2007
Publication date： Dec. 11, 2008
Summary：

【課題】SGTを用いた高集積で高速な少なくとも2段以上のCMOSインバータ結合回路からなる半導体装置を提供する。【解決手段】本発明に係る半導体装置は、n個(nは2以上)のCMOSインバータを結合したCMOSインバータ結合回路からなり、n個のインバータの各々は、pMOS SGTと、nMOS SGTと、pMOS SGTのゲートとnMOS SGTのゲートとを接続するように配線された入力端子と、pMOS SGTのドレイン拡散層とnMOS SGTのドレイン拡散層とを島状半導体下部層で接続するように配線された出力端子と、pMOS SGTのソース拡散層上で配線されるpMOS SGT用の電源供給配線と、nMOS SGTのソース拡散層上で配線されるnMOS SGT用の電源供給配線とを有しており、n-1番目の出力端子とn番目の入力端子とを接続する。【選択図】図3

Claim (excerpt)：

n個(nは2以上)のCMOSインバータを結合したCMOSインバータ結合回路を備えた半導体装置であって、前記n個のCMOSインバータの各々は、基板に対してドレイン、ゲート、ソースが垂直方向に配置され、ゲートが島状半導体層を取り囲む構造を有する第1の導電型チャネルの第1MOSトランジスタと、基板に対してドレイン、ゲート、ソースが垂直方向に配置され、ゲートが島状半導体層を取り囲む構造を有する、前記第1の導電型チャネルとは異なる第2の導電型チャネルの第2MOSトランジスタと、前記第1MOSトランジスタのゲートと前記第2MOSトランジスタのゲートとを、相互に接続するように配線されたCMOSインバータの入力端子と、前記第1MOSトランジスタのドレイン拡散層と前記第2MOSトランジスタのドレイン拡散層とを、島状半導体下部層で相互に接続するように配線されたCMOSインバータの出力端子と、前記第1MOSトランジスタのソース拡散層上に配線される前記第1MOSトランジスタ用の電源供給配線と、前記第2MOSトランジスタのソース拡散層上に配線される前記第2MOSトランジスタ用の電源供給配線とを有しており、前記n個のCMOSインバータの各々を基板に対して配列するときに、n-1番目のCMOSインバータの出力端子とn番目のCMOSインバータの入力端子とを接続するための連結部をさらに有し、該連結部は、基板と前記第1MOSトランジスタ用の電源供給配線との間に配置されることを特徴とする半導体装置。

IPC (9)：

H01L 21/823 , H01L 27/092 , H01L 29/41 , H01L 29/417 , H01L 29/423 , H01L 29/49 , H01L 29/786 , H01L 21/822 , H01L 27/04

FI (9)：

H01L27/08 321G , H01L27/08 321A , H01L29/44 L , H01L29/50 M , H01L29/58 G , H01L29/78 626A , H01L29/78 613A , H01L29/78 617K , H01L27/04 D

F-Term (49)：

4M104AA01 , 4M104BB01 , 4M104CC01 , 4M104CC05 , 4M104DD37 , 4M104DD43 , 4M104DD84 , 4M104FF01 , 4M104FF06 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F038CA02 , 5F038CD02 , 5F038CD12 , 5F038EZ20 , 5F048AA01 , 5F048AB04 , 5F048AC03 , 5F048AC04 , 5F048BA16 , 5F048BB01 , 5F048BB05 , 5F048BB08 , 5F048BB12 , 5F048BB20 , 5F048BC03 , 5F048BD06 , 5F048BD07 , 5F048BE08 , 5F048BF06 , 5F048BF07 , 5F048BF15 , 5F048BF16 , 5F048BF19 , 5F048BG07 , 5F048CB07 , 5F110AA01 , 5F110AA03 , 5F110BB04 , 5F110CC09 , 5F110DD05 , 5F110DD13 , 5F110EE22 , 5F110EE24 , 5F110GG02 , 5F110GG12 , 5F110GG22 , 5F110GG23

Patent cited by the Patent：

Cited by applicant (3)

特開平2-71556
特開平2-188966
特開平3-145761

Cited by examiner (5)

電界効果トランジスタおよびその作製方法
Gazette classification：公開公報 Application number：特願2004-076780 Applicant：シャープ株式会社
半導体装置
Gazette classification：公開公報 Application number：特願2002-327305 Applicant：富士通株式会社
半導体装置
Gazette classification：公開公報 Application number：特願2003-151177 Applicant：舛岡富士雄, シャープ株式会社

Show all

Return to Previous Page