Pat
J-GLOBAL ID：200903068346673299

多層プリント配線板

Inventor：
苅谷 隆

About 苅谷 隆

, 
持田 晶良

About 持田 晶良


Applicant, Patent owner：
イビデン株式会社

About イビデン株式会社


Agent (1)： 特許業務法人アイテック国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2004350731
Publication number (International publication number)：2005191559
Application date： Dec. 03, 2004
Publication date： Jul. 14, 2005
Summary：
【課題】 十分なデカップリング効果を奏する多層プリント配線板を提供する。【解決手段】 多層プリント配線板10は、配線パターン32等と電気的に接続される半導体素子を表面に実装する実装部60と、セラミック製の高誘電体層43と該高誘電体層43を挟む第1及び第2層状電極41,42とを有し第1及び第2層状電極41,42の一方が半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部40と、を備えている。この多層プリント配線板10では、電源ラインとグランドラインとの間に接続される層状コンデンサ部40の高誘電体層43がセラミック製であるため、層状コンデンサ部40の静電容量を大きくすることができる。したがって、電位の瞬時低下が起きやすい状況下であっても十分なデカップリング効果を奏する。【選択図】 図2
Claim (excerpt)：
絶縁層を介して複数積層された配線パターン同士を前記絶縁層内のバイアホールによって電気的に接続することにより構成されるビルドアップ部を備えた多層プリント配線板であって、 前記配線パターンと電気的に接続される半導体素子を表面に実装する実装部と、 前記実装部と前記ビルドアップ部との間にてセラミック製の高誘電体層と該高誘電体層を挟む第1及び第2層状電極とを有し前記第1及び第2層状電極の一方が前記半導体素子の電源ラインに他方がグランドラインに接続される層状コンデンサ部と、 を備えた多層プリント配線板。
IPC (2)：
H05K3/46 ,  H05K1/16
FI (4)：
H05K3/46 Q ,  H05K3/46 B ,  H05K3/46 Z ,  H05K1/16 D
F-Term (38)：
4E351AA03 ,  4E351BB01 ,  4E351BB33 ,  4E351BB49 ,  4E351CC06 ,  4E351DD04 ,  4E351DD41 ,  4E351GG07 ,  5E346AA02 ,  5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA32 ,  5E346AA33 ,  5E346AA42 ,  5E346AA43 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB16 ,  5E346BB20 ,  5E346CC04 ,  5E346CC09 ,  5E346CC21 ,  5E346CC32 ,  5E346CC54 ,  5E346DD23 ,  5E346DD24 ,  5E346DD33 ,  5E346EE35 ,  5E346FF07 ,  5E346FF13 ,  5E346FF45 ,  5E346GG15 ,  5E346GG17 ,  5E346GG22 ,  5E346GG28 ,  5E346HH01
Patent cited by the Patent：
Cited by applicant (1) Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM