半導体集積回路装置、レイアウト設計装置、レイアウト設計方法およびその記録媒体

Inventor： ,
Applicant, Patent owner：
Agent (1)：中村純之助 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997214654
Publication number (International publication number)：1998308452
Application date： Aug. 08, 1997
Publication date： Nov. 17, 1998
Summary：

【要約】【課題】半導体集積回路装置の不良箇所の修正を行なう際に、従来の方法では多層配線が主流の現在の構造においては、修正作業に時間を要し、また既存の回路部分を損傷する危険もあり、このため修正し得る場所に制限があった。【解決手段】本発明においては、全ての論理素子の入出力端子および分岐点に最上層部に達する一対のビアとこれらビア間を最上層部で接続して形成されたリペア用配線構造体を設け、不良箇所修正に際しては、最上層部の接続線を切断し、不良箇所を切り離す位置にあるリペア用配線構造体同士を結線することにより不良箇所の修正を行なう。これらの位置を探査し、プログラムの中に取り込む機能を有するCADとしている。さらに、回路修正変更の記述データをマスクパタンの修正図面及び加工手順に変換する手段を有することにより、作業効率の向上を図っている。

Claim (excerpt)：

複数の論理素子と該論理素子間を接続する複数の配線により構成された半導体集積回路において、論理素子の入力端子、出力端子および配線の分岐点の少なくとも一つ以上に直接接続する配線部の上層に他の配線が存在せず、かつ該入力端子、出力端子および該分岐点の少なくとも一つ以上に近い箇所に、該直接接続する配線の部分の属する配線層と最上配線層とを層間接続する二つの隣接して配置されたビアと、該ビア間を互いに接続する最上層接続配線から成るリペア用配線構造体を配置したことを特徴とする半導体集積回路装置。

IPC (3)：

H01L 21/82 , H01L 27/04 , H01L 21/822

FI (2)：

H01L 21/82 S , H01L 27/04 M

Patent cited by the Patent：

Cited by examiner (3)

半導体集積回路装置の製造方法および半導体集積回路装置
Gazette classification：公開公報 Application number：特願平4-004619 Applicant：株式会社日立製作所
集積回路の製造方法
Gazette classification：公開公報 Application number：特願平4-221522 Applicant：富士通株式会社
特開平3-091944

Return to Previous Page