Pat

J-GLOBAL ID：200903068813742321

半導体素子の製造方法

Inventor： 上田 多加志
Applicant, Patent owner： シャープ株式会社
Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：1995284988
Publication number (International publication number)：1997129872
Application date： Nov. 01, 1995
Publication date： May. 16, 1997
Summary：

【要約】【課題】 LDD構造を有するMOS型半導体素子の製造工程において、サイドウォール7の形成時に、シリコン基板1にまでエッチングが進行してデバイス特性の劣化を招来することを防止する。【解決手段】 シリコン基板1の界面に窒素含有率の高い窒酸化膜5を形成し、さらに、サイドウォール7のエッチング時に、サイドウォール7/窒酸化膜5の選択比を向上し得るエッチングガスを用いる。

Claim (excerpt)：

MOS型半導体素子の製造方法において、ゲート酸化膜およびゲート電極をシリコン基板上に形成する第1工程と、100%の N2Oガス雰囲気またはN2O とN2との混合ガス雰囲気にて上記シリコン基板を窒酸化する第2工程とを含むことを特徴とする半導体素子の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/318

FI (3)：

H01L 29/78 301 L ,  H01L 21/318 A ,  H01L 29/78 301 P

Patent cited by the Patent：

Cited by examiner (6)

• MOS型トランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平5-194118   Applicant：ソニー株式会社
• MOSトランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平5-289818   Applicant：エルジイ・セミコン・カンパニイ・リミテッド
• 半導体装置の製造方法及び半導体装置の製造装置
  Gazette classification：公開公報   Application number：特願平5-123310   Applicant：ソニー株式会社
• 特開平3-278576
  
• 半導体装置の配線形成方法
  Gazette classification：公開公報   Application number：特願平5-134101   Applicant：ソニー株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平5-122757   Applicant：日本電装株式会社