Pat
J-GLOBAL ID:200903070560617880

チップサイズパッケージ及びチップサイズパッケージを実装したプリント回路板装置

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1998261696
Publication number (International publication number):2000091470
Application date: Sep. 16, 1998
Publication date: Mar. 31, 2000
Summary:
【要約】【課題】CSP(chip size package)のパッケージ内蔵回路基板の回路とチップの電極との接続信頼性を簡単な構成で確保し、プリント回路板(マザー・ボード)に実装したCSPの接続信頼性も確保する。【解決手段】チップ1の電極を接続固定するパッケージ内蔵回路基板2を、熱硬化性樹脂含浸アラミド繊維基材で構成し、前記熱硬化性樹脂中には当該樹脂とは相溶しないゴム弾性微粒子を分散させる。また、CSPを実装したプリント回路板5(マザー・ボード)の表面の絶縁層も、熱硬化性樹脂含浸アラミド繊維基材で構成し、熱硬化性樹脂には当該樹脂に相溶しないゴム弾性微粒子を分散させる。
Claim (excerpt):
チップの電極形成面をパッケージ内蔵の回路基板に面するように配置し、当該電極を前記回路基板の回路に接続固定して封止樹脂で覆った構成のチップサイズパッケージおいて、パッケージ内蔵の回路基板を熱硬化性樹脂含浸アラミド繊維基材で構成してなり、前記熱硬化性樹脂中には当該樹脂とは相溶しないゴム弾性微粒子を分散させたことを特徴とするチップサイズパッケージ。
IPC (3):
H01L 23/14 ,  C08L 63/00 ,  H05K 1/18
FI (3):
H01L 23/14 R ,  C08L 63/00 A ,  H05K 1/18 L
F-Term (24):
4J002AA02W ,  4J002AC00Y ,  4J002AC07Y ,  4J002BG04Y ,  4J002CC03W ,  4J002CC16W ,  4J002CD00W ,  4J002CF00W ,  4J002CL06X ,  4J002CM04W ,  4J002CP03Y ,  4J002FA04X ,  4J002FA08Y ,  4J002GQ05 ,  5E336AA04 ,  5E336BB01 ,  5E336BB02 ,  5E336BB11 ,  5E336BB15 ,  5E336CC32 ,  5E336CC58 ,  5E336DD16 ,  5E336EE01 ,  5E336GG01
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page