Pat
J-GLOBAL ID：200903071502033620

炭化珪素半導体装置

Inventor：
遠藤 剛

About 遠藤 剛

, 
奥野 英一

About 奥野 英一


Applicant, Patent owner：
株式会社デンソー

About 株式会社デンソー


Agent (1)： 伊藤 洋二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998367420
Publication number (International publication number)：1999251592
Application date： Dec. 24, 1998
Publication date： Sep. 17, 1999
Summary：
【要約】【課題】 炭化珪素と二酸化珪素との界面における界面準位密度を、トランジスタのオン抵抗を顕著に増大させない程度にすることによって、界面準位密度に依存しない安定したFET特性が得られるようにする。【解決手段】 n- 型エピタキシャル層2及び薄膜半導体層8とゲート酸化膜9との界面における界面準位密度が4×1011cm-2eV-1以下になるようにする。上記界面における界面準位密度が4×1011cm-2eV-1を超えると、オン抵抗が顕著に増大するため、FET特性が変動する等の問題が発生する。従って、上記界面における界面準位密度が4×1011cm-2eV-1以下になるようにする。具体的には、二酸化珪素からなるゲート酸化膜9を熱酸化工程によって形成するが、この前に洗浄工程を行い、さらに熱酸化工程の後に低温酸化(ポストアニール)工程を施す。
Claim (excerpt)：
第1導電型の低抵抗半導体層(1)と第1導電型の高抵抗半導体層(2)と第2導電型の第1の半導体層(3)とが積層され炭化珪素よりなる半導体基板(4)と、前記第1の半導体層の表層部の所定領域に形成された第1導電型の半導体領域(5)と、前記半導体基板の表面から前記半導体領域と前記第1の半導体層とを貫通し前記高抵抗半導体層に達する溝(7)と、前記溝の側面における少なくとも前記第1の半導体層の表面に形成された炭化珪素の薄膜よりなる第1導電型の第2の半導体層(8)と、少なくとも前記第2の半導体層の表面に形成されたゲート絶縁膜(9)と、前記溝内における前記ゲート絶縁膜の上に形成されたゲート電極層(10)と、前記半導体基板の表面のうち少なくとも前記半導体領域の一部の表面上に形成された第1の電極層(12)と、前記半導体基板の裏面に形成された第2の電極層(13)とを備え、前記高抵抗半導体層及び前記第2の半導体層と前記ゲート絶縁膜との界面における界面準位密度が4×1011cm-2eV-1以下に設定されていることを特徴とする炭化珪素半導体装置。
IPC (2)：
H01L 29/78 ,  H01L 29/16
FI (4)：
H01L 29/78 652 K ,  H01L 29/16 ,  H01L 29/78 652 T ,  H01L 29/78 653 A
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM