Pat
J-GLOBAL ID:200903071969771896

半導体の実装構造および製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1999088957
Publication number (International publication number):2000286380
Application date: Mar. 30, 1999
Publication date: Oct. 13, 2000
Summary:
【要約】【課題】 スタックモジュールの接続および強度の信頼性を確保した半導体の実装構造および製造方法を提供する。【解決手段】 半田接続したシングルキャリアの積層間に樹脂を充填して、スタック組立品を構成すると共に、該スタック組立品をマザーボードに半田接続し、それらの間に樹脂を充填したことを特徴とする。
Claim (excerpt):
ベアチップをキャリア基板にマウントしたシングルキャリアを、半田バンプで接続して、互いに積層し、スタック組立品を構成すると共に、該スタック組立品をマザーボードに半田バンプで接続し、前記シングルキャリアの積層間および前記スタック組立品とマザーボードとの間に樹脂を充填したことを特徴とする半導体の実装構造。
IPC (6):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12 ,  H01L 25/10 ,  H01L 25/11
FI (3):
H01L 25/08 Z ,  H01L 23/12 L ,  H01L 25/14 Z
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page