Pat
J-GLOBAL ID:200903074122988669
半導体装置の製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (6):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
Gazette classification:公開公報
Application number (International application number):2005262464
Publication number (International publication number):2007073899
Application date: Sep. 09, 2005
Publication date: Mar. 22, 2007
Summary:
【課題】 絶縁膜に空隙がなく、焼成のパターン依存性が小さく、絶縁膜の形状および膜厚のパターン依存性が小さい半導体装置の製造方法を提供する。【解決手段】 本発明は、半導体基板上に、素子と素子とを電気的に分離する絶縁膜を形成する半導体装置の製造方法であって、半導体基板上にマスク層を形成する工程と、マスク層をパターニングする工程と、パターニングしたマスク層を用いて基板上に溝幅の異なる第1の溝部と第2の溝部を形成する工程と、基板上に塗布法によりシリコン絶縁膜を形成する工程と、シリコン絶縁膜の一部をシリコン酸化膜に焼成する第1の焼成工程と、マスク層より外側にあるシリコン酸化膜をCMP法により除去して平坦化する平坦化工程と、シリコン絶縁膜を焼成する第2の焼成工程と、ゲート電極を形成する工程とを備えることを特徴とする。【選択図】 図1
Claim (excerpt):
半導体基板上に、素子と素子とを電気的に分離する絶縁膜を形成する半導体装置の製造方法であって、
半導体基板上にマスク層を形成する工程と、
前記マスク層をパターニングする工程と、
パターニングした前記マスク層を用いて基板上に溝幅の異なる第1の溝部および第2の溝部を形成する工程と、
前記基板上に塗布法によりシリコン絶縁膜を形成する工程と、
前記シリコン絶縁膜の一部をシリコン酸化膜に焼成する第1の焼成工程と、
マスク層より外側にある前記シリコン酸化膜をCMP法により除去して平坦化する平坦化工程と、
前記シリコン絶縁膜を焼成する第2の焼成工程と、
ゲート電極を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
IPC (1):
FI (1):
F-Term (16):
5F032AA34
, 5F032AA44
, 5F032AA45
, 5F032AA77
, 5F032BA02
, 5F032CA03
, 5F032CA17
, 5F032DA03
, 5F032DA10
, 5F032DA23
, 5F032DA24
, 5F032DA33
, 5F032DA43
, 5F032DA53
, 5F032DA74
, 5F032DA78
Patent cited by the Patent:
Cited by applicant (1)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2003-163857
Applicant:株式会社東芝
Cited by examiner (3)
-
ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填
Gazette classification:公開公報
Application number:特願2004-159279
Applicant:インターナショナル・ビジネス・マシーンズ・コーポレーション
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願2003-399544
Applicant:株式会社東芝
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2003-163857
Applicant:株式会社東芝
Return to Previous Page