Pat
J-GLOBAL ID：200903097316574024

半導体装置及びその製造方法

Inventor：
稗 田 克 彦

About 稗 田 克 彦

, 
清 利 正 弘

About 清 利 正 弘


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (5)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
Gazette classification：公開公報
Application number (International application number)：2003399544
Publication number (International publication number)：2005166700
Application date： Nov. 28, 2003
Publication date： Jun. 23, 2005
Summary：
【課題】 異なるSTI幅が混在する場合にも良好な埋め込み特性を得ることがすることができ、ディヴォットを発生させることなくゲート電極のショートを防止することが可能なSTI構造を有する装置並びにその製造方法を提供する。【解決手段】 アスペクト比の大きなSTI溝に流動性の高い例えばPSZから成る誘電体膜をSTP法あるいは塗布法により埋め込むことで、異なるSTI幅を有するSTI溝が混在する場合であっても、半導体基板面に平行なSTI素子分離構造を実現することができる。【選択図】 図8
Claim (excerpt)：
半導体基板の表面部分にマスク材を形成し、このマスク材を用いて凸部を有するように段差を形成する工程と、 前記段差を埋め込むと共に表面全体が平坦になるように、前記半導体基板上に誘電体膜を形成する工程と、 前記誘電体膜に対して熱処理を行う工程と、 前記誘電体膜に対して、前記誘電体膜の表面が前記マスク材の表面と下面との範囲内になるようにエッチバックを行なう工程と、 前記マスク材を剥離して、前記半導体基板の前記凸部の表面を露出する工程と、 を備えることを特徴とする半導体装置の製造方法。
IPC (2)：
H01L21/76 ,  H01L27/08
FI (2)：
H01L21/76 L ,  H01L27/08 331A
F-Term (12)：
5F032AA35 ,  5F032AA44 ,  5F032BA02 ,  5F032CA17 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA33 ,  5F032DA74 ,  5F048AA07 ,  5F048BG14
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM