Pat
J-GLOBAL ID:200903074527608880

トレンチ型絶縁ゲート半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1999173019
Publication number (International publication number):2001007326
Application date: Jun. 18, 1999
Publication date: Jan. 12, 2001
Summary:
【要約】【課題】トレンチゲートを有する半導体装置において、トレンチ底部の角部における曲率半径Rとゲート絶縁膜の膜厚Tとの比R/Tの値を2.0〜3.5に設定することを最も主要な特徴とする。【解決手段】N型のエピタキシャル層12と、このエピタキシャル層上に形成されたP型ベース層13及びN型ソース層14と、トレンチ16と、トレンチ内周面上に形成されたゲート絶縁膜17と、トレンチ内に埋め込まれたゲート電極18とを具備し、トレンチ底部の角部における曲率半径をR、ゲート絶縁膜のシリコン酸化膜に換算した膜厚をTとしたときに、R/Tの値が2.0〜3.5の範囲となるようにトレンチ底部の角部における曲率半径Rが設定されている。
Claim (excerpt):
第1導電型の第1半導体領域と、上記第1半導体領域上に形成され、上記第1導電型とは反対導電型の第2導電型の第2半導体領域と、上記第2半導体領域上に形成された第1導電型の第3半導体領域と、上記第3半導体領域の表面から上記第1半導体領域に達するように形成されたトレンチと、少なくとも上記トレンチの内周面上に形成されたゲート絶縁膜と、上記トレンチ内に埋め込まれたゲート電極とを具備し、上記トレンチ底部の角部における曲率半径をR、上記ゲート絶縁膜のシリコン酸化膜に換算した膜厚をTとしたときに、R/Tの値が2.0〜3.5の範囲となるように上記トレンチ底部の角部における曲率半径Rが設定されてなることを特徴とするトレンチ型絶縁ゲート半導体装置。
IPC (2):
H01L 29/78 ,  H01L 21/336
FI (2):
H01L 29/78 653 C ,  H01L 29/78 658 G
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page