Pat

J-GLOBAL ID：200903075936538350

GaN系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法

Inventor： チョウ ドンヒョン ,  清水 三聡 ,  奥村 元
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2002061561
Publication number (International publication number)：2003258005
Application date： Mar. 07, 2002
Publication date： Sep. 12, 2003
Summary：

【要約】【課題】 ワイドバンドギャップ系半導体のヘテロ接合電界効果トランジスタにおいて、負性抵抗を制御性よく発現できる構造を提示する。【解決手段】 AlGaN/GaNヘテロ接合に形成された二次元電子チャンネルの近くにn型GaN層を設け、さらにドレイン電極を表面のAlGaN層及びn型GaN層に同時に接触させる。

Claim (excerpt)：

ヘテロ接合からわずかに離れた位置に、n型にドーピングされたGaN層を配置し、ヘテロ界面に形成されている二次元電子チャンネル内の電子がGaN層側へ熱放出する際の障壁の高さを制御するよう構成したGaN系ヘテロ接合電界効果型トランジスタ。

IPC (4)：

H01L 21/338 ,  H01L 21/28 301 ,  H01L 29/778 ,  H01L 29/812

FI (2)：

H01L 21/28 301 B ,  H01L 29/80 H

F-Term (37)：

4M104AA04 ,  4M104AA07 ,  4M104BB06 ,  4M104BB14 ,  4M104CC01 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD35 ,  4M104DD68 ,  4M104DD78 ,  4M104DD83 ,  4M104FF17 ,  4M104GG11 ,  4M104HH20 ,  5F102FB03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GL08 ,  5F102GM04 ,  5F102GM08 ,  5F102GR13 ,  5F102GS01 ,  5F102GT01 ,  5F102GV07 ,  5F102HC01 ,  5F102HC11 ,  5F102HC16 ,  5F102HC19 ,  5F102HC21

Patent cited by the Patent：

Cited by examiner (2)

• 負性抵抗電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平11-368916   Applicant：経済産業省産業技術総合研究所長, 菅谷武芳, 小倉睦郎, 杉山佳延
• 非線形の伝達特性をもつ電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願平5-154568   Applicant：モトローラ・インコーポレイテッド