Pat
J-GLOBAL ID：200903076753210220

低誘電率膜エッチング後の無損傷アッシングプロセス及びシステム

Inventor：
西野 雅

About 西野 雅

, 
トリケット,ダグラス,エム

About トリケット,ダグラス,エム


Applicant, Patent owner：
東京エレクトロン株式会社

About 東京エレクトロン株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公表公報
Application number (International application number)：2008524962
Publication number (International publication number)：2009503889
Application date： May. 24, 2006
Publication date： Jan. 29, 2009
Summary：
低誘電率(low-k)層内の造形部のエッチング後の基板アッシング方法が提供される。low-k層は、超low-k材料又は多孔質low-k材料を含み得る。このプロセスは、造形部の限界寸法を維持しながら副生成物を除去するように構成される。このアッシングプロセスは、例えばO2、CO、若しくはCO2、又はこれらの組み合わせ等の酸素を含むパッシベーション化学反応とともに、窒素及び水素を含む化学反応を使用することを含んでいる。
Claim (excerpt)：
基板からエッチング残渣を除去する方法であって: 誘電体層を有する前記基板をプラズマ処理システム内に配置する段階であり、該誘電体層は、その内部に、エッチングプロセスを用いて形成された造形部を有し、且つ該造形部は、その上に、前記エッチングプロセスによって形成された前記エッチング残渣を有する、段階; 窒素含有ガス、水素含有ガス及び酸素含有ガスを含むプロセスガスを導入する段階であり、該酸素含有ガスは、O2、CO、若しくはCO2、又はこれらの組み合わせを含む、段階; 前記プラズマ処理システム内で前記プロセスガスからプラズマを形成する段階;及び 前記エッチング残渣を除去するために前記プラズマに前記基板を晒す段階; を有し、 前記誘電体層はSiO2の誘電率より低い誘電率を有する、方法。
IPC (3)：
H01L 21/306 ,  H01L 21/768 ,  H01L 23/522
FI (3)：
H01L21/302 104H ,  H01L21/90 J ,  H01L21/302 106
F-Term (27)：
5F004AA06 ,  5F004BD01 ,  5F004DA00 ,  5F004DA22 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB26 ,  5F004DB27 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ25 ,  5F033QQ92 ,  5F033QQ96 ,  5F033RR01 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033RR25 ,  5F033RR29 ,  5F033WW09 ,  5F033XX00 ,  5F033XX21 ,  5F033XX24
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM