Pat
J-GLOBAL ID:200903077632893718

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 金田 暢之 (外2名)
Gazette classification:公開公報
Application number (International application number):1999165681
Publication number (International publication number):2000352827
Application date: Jun. 11, 1999
Publication date: Dec. 19, 2000
Summary:
【要約】【課題】銅配線や低誘電率膜などの易酸化性膜を形成後、これらの膜を露出させるドライエッチングを行った際に生じるレジスト表面硬化層やレジスト膜を、易酸化性膜に損傷を与えることなく除去する技術を提供すること。【解決手段】レジスト膜6をマスクとしてシリコン窒化膜4が露出するまでHSQ膜5およびシリコン窒化膜4をドライエッチングし、スルーホール7を形成する。つづいて水素/窒素プラズマ処理を行い、レジスト表面硬化層9の形態・性状を変化させる。その後、アミン系剥離液を用いてウエット処理を行うことにより、レジスト膜6、レジスト表面硬化層9およびエッチング残渣8を除去する。
Claim (excerpt):
半導体基板上に易酸化性膜を形成する工程と、該易酸化性膜の上にレジスト膜を形成する工程と、該レジスト膜をマスクとしてドライエッチングを行い前記易酸化性膜を露出させる工程と、非酸化性ガスを用いたプラズマ処理を行う工程と、ウエット処理を行い、前記レジスト膜とともに前記ドライエッチングにより生じたレジスト表面硬化層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (5):
G03F 7/36 ,  G03F 7/42 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/306
FI (6):
G03F 7/36 ,  G03F 7/42 ,  H01L 21/30 572 A ,  H01L 21/30 572 B ,  H01L 21/302 H ,  H01L 21/306 D
F-Term (34):
2H096AA25 ,  2H096BA11 ,  2H096CA12 ,  2H096HA23 ,  5F004AA06 ,  5F004AA09 ,  5F004AA11 ,  5F004AA14 ,  5F004BA14 ,  5F004CA04 ,  5F004CA06 ,  5F004DA16 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB07 ,  5F004DB08 ,  5F004DB12 ,  5F004DB23 ,  5F004DB26 ,  5F004EA10 ,  5F004EA23 ,  5F004EB01 ,  5F004EB02 ,  5F043AA37 ,  5F043CC16 ,  5F043CC20 ,  5F043DD12 ,  5F043DD15 ,  5F043GG10 ,  5F046HA07 ,  5F046JA00 ,  5F046MA02
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page