半導体装置およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：大西健治
Gazette classification：公開公報
Application number (International application number)：2000296327
Publication number (International publication number)：2002110991
Application date： Sep. 28, 2000
Publication date： Apr. 12, 2002
Summary：

【要約】【課題】金属シリサイドとシリコンとの接合界面構造を制御することにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供する。【解決手段】本発明の半導体装置は、サイドウォール14の下のSOI層12には、拡散層15が形成されている。また、一対の拡散層15間には、チャネル16が形成されている。サイドウォール14の下に形成された拡散層15以外の拡散層部分は、SOI層12の全層に渡って金属シリサイド17で構成されている。そして、SOI層12のシリコン部分である拡散層15と金属シリサイド層17との接合界面18が(111)シリコン面である。

Claim (excerpt)：

ソースとドレイン間に形成されるチャネルを有するシリコン基板と、前記ソースと前記ドレインを構成するシリサイド層と、前記シリコン基板内に形成され、前記シリコン基板の深さ方向へのシリサイド反応を抑制するストッパー層とを備えた半導体装置であって、前記シリコン基板と前記シリサイド層との前記チャネル方向の接合界面が(111)シリコン面であることを特徴とする半導体装置。

IPC (5)：

H01L 29/786 , H01L 21/336 , H01L 21/265 , H01L 21/28 301 , H01L 29/78

FI (6)：

H01L 21/28 301 S , H01L 29/78 616 K , H01L 21/265 Q , H01L 29/78 301 P , H01L 29/78 301 Q , H01L 29/78 620

F-Term (33)：

4M104AA01 , 4M104AA09 , 4M104BB20 , 4M104CC01 , 4M104DD02 , 4M104DD21 , 4M104DD26 , 4M104DD78 , 4M104DD79 , 4M104DD84 , 4M104FF28 , 4M104GG09 , 4M104HH15 , 5F040DA10 , 5F040DA14 , 5F040DC01 , 5F040DC10 , 5F040EH02 , 5F040EK01 , 5F040FA03 , 5F040FC15 , 5F040FC19 , 5F110AA03 , 5F110AA06 , 5F110BB03 , 5F110CC02 , 5F110DD05 , 5F110GG02 , 5F110GG12 , 5F110GG17 , 5F110GG25 , 5F110HK05 , 5F110HK40

Patent cited by the Patent：

Cited by examiner (6)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平8-316268 Applicant：三菱電機株式会社
シリコン表面の酸化防止方法、シリコン表面にシリサイド層を形成する方法および高架型半導体構造の垂直面上に酸化層を形成する方法
Gazette classification：公開公報 Application number：特願平8-068786 Applicant：株式会社東芝
特開昭64-076755

Show all

Return to Previous Page