Pat
J-GLOBAL ID：200903080018575484

薄膜多層基板の製造方法

Inventor：
渡邊 真名武

About 渡邊 真名武

, 
尾崎 徳一

About 尾崎 徳一


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998300929
Publication number (International publication number)：2000133695
Application date： Oct. 22, 1998
Publication date： May. 12, 2000
Summary：
【要約】【課題】 アライメントマークの位置誤認を防止して、高精度で信頼性の高い薄膜多層基板を形成する。【解決手段】 絶縁層30を介して積層されたパターン18をビアポスト26により層間で電気的に接続して成る薄膜多層基板の製造方法において、前記パターン18を形成する際に、所定の平面形状のアライメントマークよりも平面寸法の大きなアライメントマークベース21を形成し、前記パターン18にビアポスト26を形成する際に、所定の平面形状のアライメントマーク20をポスト状に前記アライメントマークベース21上に形成し、前記ビアポスト26とポスト状のアライメントマーク20が埋没するように絶縁層30を形成し、前記ビアポストおよびアライメントマークの端面が絶縁層の表面に露出するよう平坦化処理を施す。
Claim (excerpt)：
パターン上にビアポストを立設するとともに、位置合わせ用のアライメントマークをポスト状に形成し、前記パターン、ビアポストおよびアライメントマークが埋没するように絶縁層により被覆し、前記絶縁層の表面をストッパメタルにより被覆した後、平坦化処理を施してアライメントマークの表面を絶縁層から露出させることによりアライメントマークの端面を識別してパターンを形成可能とする薄膜多層基板の製造方法において、前記アライメントマークよりも平面寸法の大きなアライメントマークベース上にポスト状に前記アライメントマークを形成し、前記平坦化処理を施すことを特徴とする薄膜多層基板の製造方法。
IPC (4)：
H01L 21/68 ,  H01L 21/02 ,  H01L 21/027 ,  H01L 27/00 301
FI (4)：
H01L 21/68 F ,  H01L 21/02 A ,  H01L 27/00 301 B ,  H01L 21/30 506 A
F-Term (6)：
5F031JA38 ,  5F031MA22 ,  5F046AA26 ,  5F046EA13 ,  5F046EA18 ,  5F046FA05
Patent cited by the Patent：
Cited by applicant (6)
  • 厚膜・薄膜混成多層配線基板
    Gazette classification：公開公報   Application number：特願平6-116218   Applicant：株式会社日立製作所
  • 半導体装置の製造方法
    Gazette classification：公開公報   Application number：特願平8-256913   Applicant：日本電気株式会社
  • 特開平3-108798
Show all

Return to Previous Page

TOP

BOTTOM