Pat
J-GLOBAL ID：200903080556864526

改良された低電圧パワーMOSFET素子およびその製造処理

Inventor：
ナレシュ・タパー

About ナレシュ・タパー


Applicant, Patent owner：
インターナショナル・レクチファイヤー・コーポレーション

About インターナショナル・レクチファイヤー・コーポレーション


Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001105673
Publication number (International publication number)：2002026324
Application date： Apr. 04, 2001
Publication date： Jan. 25, 2002
Summary：
【要約】 (修正有)【課題】 RDSONおよびゲート容量が小さく、かつ、ゲート絶縁耐圧が大きいトレンチ型パワーMOSFET素子を提供する。【解決手段】 本発明の素子は、その側壁に沿った薄い垂直ゲート酸化物と丸みをおびたトレンチ底部の厚い酸化物とを有する。まず、トレンチ壁が窒化物で覆われ、厚い底部酸化物の成長が可能になる。その後、窒化物が除去され、薄い酸化物が側壁に再成長する。または、酸化物成長ステップの間、酸化物が、トレンチ壁よりもトレンチ底部で早く、かつ、薄く成長できるように、トレンチ底部がアモルファス化され、トレンチ壁が単結晶シリコンとして残される。約0.7ミクロンの短いチャネルが未損傷のシリコンに沿うように、ソース拡散部が注入損傷深さよりも深く作られる。また、かなり少量ドープの拡散部がトレンチの底部周囲に形成でき、固有の接合電圧により常に空乏化される。
Claim (excerpt)：
第1の導電型のシリコンウェハと、前記ウェハの上部表面に形成される間隔があいた所定の深さの複数のトレンチと、前記トレンチの側壁と底部とを覆う絶縁コーティングと、各々の前記トレンチの内部を満たす導電性ゲート本体と、前記ウェハの上部において前記所定の深さよりも浅い第1の深さの第2の導電型のチャネル領域と、前記ウェハの上部から第1の深さまでの前記チャネル領域において、前記第1の深さと第2の深さと間の前記チャネル領域における前記トレンチの側面に沿った反転可能なチャネルを区画する前記第1の導電型のソース領域と、前記ウェハの上部表面上に形成され、前記ソースおよびチャネル領域に接続されるソース電極と、前記ウェハの底部に接続されるドレイン電極と、各々の前記トレンチの底部を囲む第2の導電型の浅い拡散部とからなり、前記浅い拡散部は、前記チャネル領域の濃度よりも実質的に低い濃度を有し、その接合部において、前記ウェハの周囲の第1の導電型材料の周囲に対する固有の接合電圧によって常に空乏化されるトレンチ型MOSゲートパワー半導体素子。
IPC (2)：
H01L 29/78 653 ,  H01L 29/78 652
FI (2)：
H01L 29/78 653 C ,  H01L 29/78 652 G
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM