半導体装置

Inventor： ,
Applicant, Patent owner：
Agent (2)：松山允之 , 日向寺雅彦
Gazette classification：公開公報
Application number (International application number)：2002256774
Publication number (International publication number)：2004095954
Application date： Sep. 02, 2002
Publication date： Mar. 25, 2004
Summary：

【課題】「オン抵抗」や「耐圧」を大幅に劣化させることなく、「寄生容量」を低下させることにより総合的な性能を改良できるトレンチゲート型の半導体装置を提供することを目的とする。【解決手段】第1の主電極と、第2の主電極と、第1導電型の半導体ベース領域(5)と、前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜(3))を介して設けられたゲート電極(1)と、前記半導体ベース領域の下に設けられた第2導電型の半導体領域(9)及び第1導電型の半導体領域(10)と、を備えたトレンチゲート型の半導体装置であって、前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から伸びる空乏化領域(DP)が前記トレンチに至ることを特徴とする半導体装置を提供する。【選択図】図1

Claim (excerpt)：

第1の主電極と、第2の主電極と、第1導電型の半導体ベース領域と、前記半導体ベース領域を貫通して形成されたトレンチ内に絶縁膜を介して設けられたゲート電極と、前記半導体ベース領域の下に設けられた第2導電型の半導体領域及び第1導電型の半導体領域と、を備え、前記第1及び第2の主電極の間に所定方向の電圧を印加した時のこれら電極間の電流の流れを、前記ゲート電極に印加する電圧に応じて制御可能とした半導体装置であって、前記第2導電型の半導体領域と前記第1導電型の半導体領域との接合部分から伸びる空乏化領域が前記トレンチに至ることを特徴とする半導体装置。

IPC (1)：

H01L29/78

FI (3)：

H01L29/78 652H , H01L29/78 653A , H01L29/78 655A

Patent cited by the Patent：

Cited by examiner (5)

超接合半導体素子
Gazette classification：公開公報 Application number：特願2000-268462 Applicant：富士電機株式会社
縦形電界効果半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2000-154415 Applicant：株式会社日立製作所
炭化けい素縦型FET
Gazette classification：公開公報 Application number：特願平7-183721 Applicant：富士電機株式会社

Show all

Return to Previous Page