超接合半導体素子

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：篠部正治
Gazette classification：公開公報
Application number (International application number)：2000268462
Publication number (International publication number)：2002076339
Application date： Sep. 05, 2000
Publication date： Mar. 15, 2002
Summary：

【要約】【課題】オン状態では電流を流すとともに、オフ状態では空乏化する並列pn層からなるドリフト層を有する超接合半導体素子において、低オン抵抗でありながら高速な動作を可能にする。【解決手段】ゲート電極16を埋めたトレンチ14の繰り返しピッチ(p2)を、並列pn層11の繰り返しピッチ(p1)より大きくする。また、p仕切り領域とpウェル領域との間にn深部領域を挟んでも良い。

Claim (excerpt)：

第一と第二の主面と、主面に設けられた二つの主電極と、第一と第二の主面間に低抵抗層と、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層と、第一の主面側に掘り下げられたトレンチ内にゲート酸化膜を介して埋め込まれたゲート電極と、トレンチ側壁のゲート酸化膜の少なくとも一部に接する第二導電型ウェル領域と、その第二導電型ウェル領域により第一導電型ドリフト領域から離間され、かつトレンチ側壁部のゲート酸化膜に接する第一導電型ソース領域とを備える超接合半導体素子において、ゲート電極の繰り返しピッチが並列pn層の繰り返しピッチと異なることを特徴とする超接合半導体素子。

IPC (5)：

H01L 29/78 652 , H01L 29/78 , H01L 29/78 653 , H01L 29/78 655 , H01L 29/74

FI (5)：

H01L 29/78 652 H , H01L 29/78 652 K , H01L 29/78 653 A , H01L 29/78 655 D , H01L 29/74 F

F-Term (10)：

5F005AA01 , 5F005AA03 , 5F005AB03 , 5F005AC01 , 5F005AE01 , 5F005AE07 , 5F005AE09 , 5F005AF01 , 5F005BA02 , 5F005CA01

Patent cited by the Patent：

Cited by examiner (4)

高電圧MOSFET構造
Gazette classification：公開公報 Application number：特願平10-318826 Applicant：ハリスコーポレイション
ソフトスイッチング回路
Gazette classification：公開公報 Application number：特願平10-326588 Applicant：富士電機株式会社
高耐圧半導体素子
Gazette classification：公開公報 Application number：特願平11-062470 Applicant：株式会社東芝

Show all

Return to Previous Page