Pat
J-GLOBAL ID：200903081170046183

配線の形成方法及び半導体装置

Inventor：
大塚 信幸

About 大塚 信幸

, 
清水 紀嘉

About 清水 紀嘉

, 
酒井 久弥

About 酒井 久弥


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：2000041807
Publication number (International publication number)：2001230219
Application date： Feb. 18, 2000
Publication date： Aug. 24, 2001
Summary：
【要約】【課題】 Cuメッキ膜の表面被覆性のみならず下地膜との密着性を十分に確保して所望の微細配線の形成を可能とし、更なる微細化・高集積化に対応した信頼性の高い配線及びこれを備えた半導体装置を実現する。【解決手段】 デュアルダマシン法に電解メッキ法を併用して微細な多層Cu配線を形成するに際して、配線溝12及びビア孔13にメッキCuを充填する前に、配線溝12及びビア孔13の内壁面を覆うように、高融点金属を含む材料からなる下地層14、Zr又はZr化合物からなる中間層15及びCuシード層16をそれぞれCVD法により形成する。中間層15の成膜原料として、Zr{N(C2H5)2}4を用いる。
Claim (excerpt)：
基板の上層に形成された絶縁膜に少なくとも配線溝を形成する工程と、前記配線溝の内壁面を覆うように、少なくとも高融点金属を含有する材料からなる下地層を化学気相成長法により形成する工程と、Zr又はZr化合物からなる中間層を化学気相成長法により形成する工程と、電解メッキ用のシード層を化学気相成長法により形成する工程と、前記配線溝を埋め込むように電解メッキ法により銅又は銅を含む金属層を形成する工程と、前記銅又は銅を含む金属層を研磨して、前記配線溝内を充填するように前記銅又は銅を含む金属層を残して配線を形成する工程とを有することを特徴とする配線の形成方法。
IPC (5)：
H01L 21/288 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/3205 ,  H01L 21/768
FI (5)：
H01L 21/288 E ,  H01L 21/285 C ,  H01L 21/285 301 R ,  H01L 21/88 R ,  H01L 21/90 A
F-Term (47)：
4M104BB13 ,  4M104BB30 ,  4M104BB32 ,  4M104CC01 ,  4M104DD45 ,  4M104DD52 ,  4M104FF18 ,  4M104FF21 ,  4M104HH08 ,  4M104HH13 ,  5F033HH11 ,  5F033HH17 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ17 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK11 ,  5F033KK32 ,  5F033KK33 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP11 ,  5F033PP14 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ28 ,  5F033QQ30 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033WW03 ,  5F033XX02 ,  5F033XX12
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM